篇二 ：EDA电子钟实验报告
电工电子实习
实验报告
姓 名 师元康
班 级 网络09K2
学 号 091909030212
一、 实验目的：
1、掌握多位计数器相连的设计方法。
2、掌握十进制、六十进制和二十四进制计数器的设计方法。
3、巩固数码管的驱动原理及编程方法。
4、掌握CPLD技术的层次化设计方法。
二、 实验要求：
基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。
扩展要求：具有调整时间的功能以及整点报时功能。
…… …… 余下全文
篇三 ：数字电子钟EDA实验报告
电工电子实习
实验报告
姓 名
班 级 计科0901
学 号 200909010116
一、 实验目的：
1、掌握多位计数器相连的设计方法。
2、掌握十进制、六十进制和二十四进制计数器的设计方法。
3、巩固数码管的驱动原理及编程方法。
4、掌握CPLD技术的层次化设计方法。
二、 实验要求：
基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。
扩展要求：具有调整时间的功能以及整点报时功能。
三、 实验原理：
? 必做部分：设计一个数字电子时钟。
…… …… 余下全文
篇四 ：eda数字钟实验报告
实验四 数字钟设计
一、实验目的
1) 进一步学习更复杂的EDA熟练项目设计，更的掌握VHDL语言设计。
2) 学习动态数码管的VHDL编程。
3) 更加熟练计时显示、进位和校时的编程方法。
二、实验内容与要求
1、在实验箱上实现动态扫描数码管显示时分秒；
2、可以预置为12小时计时显示和24小时计时显示；
3、一个调节键，用于调节目标数位的数字。对调节的内容敏感，如调节分钟或秒时，保持按下时自动计数，否则以脉冲计数；
4、一个功能键，用于切换不同状态：计时、调时、调分、调秒。
三、设计思路
首先设计分和秒的计时模块，由于分和秒都是模六十计数，输出都设计有一个进位，当计时到59后又从零开始计数，此时进位输出由零变为1，进位端形成一个上升沿作为下一模块的计数脉冲，所以秒模块的进位用来作为分模块的计数脉冲，分模块的计数模块用来作为时模块的计数脉冲。小时计数计数模块设置一个控制端用来控制模24和模12计数。此外设计一个校时控制模块，输入端分别为秒、时、分的手动控制计数端和正常计数时的各计时模块的计时脉冲，以及一个控制端控制正常计时和校时。最后设计一个动态扫描模块，用来动态显示时间。由于实际实验箱最小频率脉冲为2HZ，因此需要设计一个二分频的模块用来得到1HZ秒计时模块。
…… …… 余下全文
篇五 ：EDA实验报告数字钟
南昌大学实验报告
学生姓名： 刘光林 学 号： 6100209064 专业班级：卓越（3+1）
实验类型：□ 验证 □ 综合 ■ 设计 □ 创新 实验日期： 实验成绩：
实验四 多功能数字钟设计
一、实验设计
…… …… 余下全文
篇八 ：EDA数字钟实验报告
EDA实现多功能数字钟
实验报告
实验 EDA实验数字钟
一． 实验任务
用FPGA器件和EDA技术实现多功能数字钟的设计
已知条件:1.MAX+PlusII软件
2..FPGA实验开发装置
基本功能:1.以数字形式显示时，分，秒的时间；
2.小时计数器为24进制；
3.分，秒计数器为60进制；
多功能数字电子钟设计：
输入变量：时钟CPS，直接清零RD；输出变量： 小时H[7..4]、H[3..0]为8421BCD码输出，其时钟为CLK；分计时M[7..4]、M[3..0]为8421BCD码输出，其时钟为CPM;秒计时S[7..4]、S[3..0]为8421BCD码输出，其时钟为CLK; RD为清零信号等。
…… …… 余下全文