集成计数器

--实验报告要求

一、实验目的（0.5分）

1.熟悉中规模集成电路计数器的功能及应用。

2.掌握利用中规模集成电路计数器构成任意进制计数器的方法。

3. 掌握计数器的典型应用。

二、实验设备与器件（0.5分）

三、实验原理（0.5分）

     计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。根据计数器计数循环长度M，称之为模M计数器（M进制计数器）。通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。

     一个计数型触发器就是一位二进制计数器。N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。当然，计数器状态编码並非必须按二进制数的规律编码，可以给M进制计数器任意地编排M个二进制码。

在数字集成产品中，通用的计数器是二进制和十进制计数器。按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。

1．74LS161计数器

74LS161是集成TTL四位二进制加法计数器，其符号和管脚分布分别如下图1所示：

           

 表 1为74LS161的功能表：表1

从表1可以知道74LS161在为低电平时实现异步复位（清零）功能，即复位不需要时钟信号。在复位端高电平条件下，预置端为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态  等于并行输入预置数A B C D。在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能；两计数使能端输入禁止信号， ，集成计数器实现状态保持功能，。在时，进位输出端OC=1。

2．组成任意进制的计数器

在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。在设计时序逻辑电路时有两种方法，一种为反馈清零法，另一种为反馈置数法。

   （1）反馈清零法

反馈清零法是利用反馈电路产生一个给集成计数器的复位信号，使计数器各输出端为零（清零）。反馈电路一般是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。反馈清零法的逻辑框图见图 2。

 

       

         

                                                                 

                                                  

                           

图2反馈清零法框图

   （2）反馈置数法

    反馈置数法将反馈逻辑电路产生的信号送到计数电路的置位端，在滿足条件时，计数电路输出状态为给定的二进制码。反馈置数法的逻辑框图如图 3所示。

 

             

图 3  反馈清零法框图

    在时序电路设计中，以上两种方法有时可以并用。

  （3）级联--采用并行整体置数法

3.序列信号发生器

 在数字信号的传输和测试过程中，有时需要一组特定顺序的串行数字编码，如“0100111”，将这种数字串行信号称为序列信号，用来产生序列信号的电路称为序列信号发生器。构成序列信号发生器的方法主要有：计数器加数据选择器

这种方法简单、直观。如利用74LS161和74LS151产生序列信号00010111（高位在前）的电路连接图见下图所示。

图 产生00010111的序列信号发生器一

在CP时钟脉冲信号的作用下，4位二进制计数器74LS161低三位的状态按照000→001→010→011→100→101→110→111→000的循环进行计数。由于这三位输出作为8选1数据选择器74LS151的地址端输入变量，随着状态的变化，D0-D7的状态就出现在Y。通过定义数据选择器输入端的状态，就可以在输出端得到不同的序列信号输出。

五、实验内容及步骤（1分）

   1．集成计数器74LS161 功能测试

1）用74LS161四位二进制同步加法计数器组成一个同步十二进制计数器，cp端送入单次脉冲，输出Q依次与发光二极管相连，送入脉冲的同时观察二极管的亮灭并记录分析其计数状态。

分析提示：反馈置数法是通过反馈产生置数信号，將预置数ABCD预置到输入端。74LS161是同步置数的，需CP和都有效才能置数，因此应先于CP出现。所以M-1个CP后就应产生有效信号。预置数ABCD=0000，应在QAQBQCQD=1101时预置端变为低电平。

(1）画出用74LS161所设计的十二进制计数器的电路连接图。

(2）画出状态转移图。

2）用74LS161四位二进制同步加法计数器组成一个同步7进制计数器，cp端送入单次脉冲，输出依次与发光二极管相连，送入脉冲的同时观察二极管的亮灭并记录分析其计数状态。

(1）画出用74LS161所设计的七进制计数器的电路连接图。

(2）画出状态转移图。

    2.集成计数器74LS161级联功能测试--利用2片74ls161构成模83的计数器

3．用74LS151与74LS161构成10110011序列信号发生器，并用示波器观察电路输入脉冲与输出序列信号的波形。

 

六、实验数据（2分）

  1.实验1数据

(1）画出用74LS161所设计的十二进制计数器的电路连接图及状态转移图。

(1）画出用74LS161所设计的七进制计数器的电路连接图及状态转移图。

  2.实验2数据

画出用74LS161所设计的83进制计数器的电路连接图。

  3.实验3数据

画出电路连接图。

七．实验报告要求（0.5分）

总结利用计数器实现任意进制计数器的方法。

 

第二篇：集成计数器实验报告

实验三  集成计数器

一、实验目的

1、掌握集成计数器构成N进制的计数器的连接方法。

二、预习要求

    1．熟悉芯片各引脚排列。

    2．理解构成模长M进制计数器的原理。

3．实验前设计好实验所用电路，画出实验用的接线图。

三、实验内容

1、设计一模长M = 60进制的计数电路。

1）用同步连接反馈预置法实现。

2）用同步连接反馈清零法实现。

2、按设计图连接电路。

CP接频率为1Hz的方波脉冲，各计数器的输出Q₃Q₂Q₁Q₀接七段BCD显示译码器CD4511的DCBA输入端，CD4511的输出接七段数码显示器。

3、．接通实验箱电源，观察七段数码显示器计数状态的变化过程，并记录该状态循环。

四、实验器材

       数字逻辑实验箱，74LS160，74LS00，74LS20。

五、实验报告要求

1、60进制计数器的电路设计图、连线图和计数器的测试结果。

    4、测试过程中出现的问题及解决办法。

六、实验用元件介绍

    1．集成计数器74LS160

         本实验所用集成芯片为异步清零同步预置四位8421码10进制加法计数器74LS161，集成芯片的各功能端如图所示，其功能见附表。

 

   

74LS160为异步清零计数器，即端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。74LS160具有同步预置功能，在端无效时，端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。和都无效，ET或EP任意一个为低电平，计数器处于保持功能，即输出状态不变。只有四个控制输入都为高电平，计数器（161）实现模10加法计数，Q₃ Q₂ Q₁ Q₀=1001时，RCO=1。

2．构成任意进制计数器（模长M≤10）

    用集成计数器实现M进制计数有两种方法，反馈清零法和反馈预置法。图（a）为反馈清零法连接（ 8进制），图（b）为反馈预置零法连接（8进制）。

 

            （ a ）                          （ b ）

   3．集成计数器扩展应用（模长M＞10）

当计数模长M大于10时，可用两片以上集成计数器级联触发器来实现。集成计数器可同步连接，也可以异步连接成多位计数器，然后采用反馈清零法或反馈预置法实现给定模长M计数。图所示为同步连接反馈清零法（a）及反馈置数法（b）实现模长48计数电路原理图。

七、其它集成计数器介绍

    1．74LS161（同步预置异步复位4位二进制加法计数器）

           74LS161有与74LS160一样的引脚排列和功能，区别在于161是16计数器，Q₃Q₂Q₁Q₀=1111时，CO=1。

   2．74LS190（可预置同步可逆BCD计数器）

 

   

74LS190是BCD同步加／减计数器，并行输出。计数时，时钟CP的上升沿有效。CP端、加/减端()和置数端（）都先经过缓冲，从而降低了这些输入端对驱动信号的要求。附表列出了74LS190的主要功能，下面作简要说明。

 1）预置数：当置数端（）为低电平时，数据输入端信号A、B、C、D将对内部触发器直接置位或复位，结果使Q_A=A、Q_B=B、Q_C=C、Q_D=D，而与其他控制端的电平无关。

    2）计数：在允许端为低电平，置数端无效（=1）的条件下，若加／减输入端 为低电平，则可进行加计数，反之可进行减计数。

    3）禁止计数：当允许端为高电平时，计数被禁止。值得注意的是，允许端的电平应在CP为高电平时发生变化。

    4）级联：当计数器溢出时，进位/借位输出端（CO/BO）产生一个宽度为一个CP周期的正脉冲，串行时钟端（Q_CR）也形成一个宽度等于时钟低电平部分的负脉冲，上述正脉冲或负脉冲的后沿比产生溢出的时钟脉冲上升沿稍微滞后，它们可作为级联信号来用。例如，把两级74LS190连接为同步计数器，只要将低位计数器的Q_CR端连至高位计数器的允许端。而要把两级计数器连接为异步计数器，则低位计数器的Q_CR端应和高位计数器的CP端相连．CO/BO端可用来完成高速计数的先行进位。

   3．74LS90（二—五—十进制计数器）

    74LS90内部有一个二进制计数器，时钟，输出Q₀；一个五进制计数器，时钟，输出Q₃ Q₂ Q₁；可异步构成十进制计数器。它有两高电平有效的清零端R_0A、R_0B和两高电平有效的置9端S_9A、S_9B，其功能表如附表所示。

 

    当计数脉冲由输入，Q₀与相连时，就构成8421BCD计数器。当计数脉冲由输入，Q₃与相连时，则可构成5421 BCD计数器。