数字电路 时序逻辑电路——计数器实验实验报告(800字)

来源:m.fanwen118.com时间:2021.6.20

肇 庆 学 院

电子信息与机电工程 学院 数字电路 课 实验报告

班姓名实验日期 实验合作者: 老师评定

实验题目:时序逻辑电路——计数器实验

一、实验目的

(一)掌握由集成触发器构成计数器的方法。

(二)熟悉中规模集成计数器74LS161计数器的逻辑功能及使用方法。 (三)学习中规模集成计数器74LS192计数器的逻辑功能及使用方法。 (四)学习计数器清零端和置数端的功能、同步和异步的概念。

二、实验仪器:

DZX-1型电子学综合实验装置 UT52万用表 芯片74LS00 74LS161 74LS192

三、实验内容

图5-1 74LS161构成N进制计数器目标电路图 图5-2 74LS161引脚排列图

数字电路时序逻辑电路计数器实验实验报告

数字电路时序逻辑电路计数器实验实验报告

数字电路时序逻辑电路计数器实验实验报告

用十六进制同步加法计数器74LS161构成N进制计数器的设计(异步清零,同步置数)

1.按图5-1接好。从CP端输入时钟脉冲。

2.将M端接高电平,并把计数结果记录下来。如下表5-2

数字电路时序逻辑电路计数器实验实验报告

数字电路时序逻辑电路计数器实验实验报告

数字电路时序逻辑电路计数器实验实验报告

3.将M端接低电平,并把计数结果记录下来。

4.如果将清零端和置数端接线交换,重复2、3步骤,计数器的N分别等于多少? 答:2,3步骤N都为16

接线交换后,LD=1输入无效。加法计数器计数溢出后CO=1 => CR=0触发异步清零,然后CO=0 => CR=1,计数器重新从零开始加法计数,所以N=15

数字电路时序逻辑电路计数器实验实验报告

数字电路时序逻辑电路计数器实验实验报告

数字电路时序逻辑电路计数器实验实验报告

数字电路时序逻辑电路计数器实验实验报告

(二).用74LS192构成7进制减法计数器。 74LS192,十进制同步加减计数器(双时钟),其清零功能为异步;置数功能也为异步;其余功能参见管脚排列图。

图5-3 74LS192引脚排列图 图5-4 74LS192构成7进制减法计数器

按照图5-4接线,记录下实验结果

数字电路时序逻辑电路计数器实验实验报告

四、实验分析与结论:

1.由实验第(一)4可以看出,74ls161是异步清零,同步置数的。


第二篇:时序逻辑电路实验报告 0字

时序逻辑电路实验报告

时序逻辑电路实验报告

时序逻辑电路实验报告

时序逻辑电路实验报告

时序逻辑电路实验报告

时序逻辑电路实验报告

时序逻辑电路实验报告

时序逻辑电路实验报告

更多类似范文
┣ 数字逻辑电路设计课程设计之数字电子钟 1700字
┣ 数字电路课程设计报告 出租车计价器 3500字
┣ 更多数字逻辑电路实验报告
┗ 搜索类似范文