四路抢答器课程设计报告

来源:m.fanwen118.com时间:2022.10.1

信息科学技术学院

自动化*班

****

四路抢答器设计实验报告

一、设计任务:

1、巩固和加深对电子电路基本知识的理解,提高综合运用本课程所学知识的能

力。

2、养成根据设计需要选学参考书籍,查阅相关手册、图表和文献资料的自学能力。

3、通过电路方案的分析、论证和比较,设计计算和选取元器件、电路组装、调

试和检测等环节,初步掌握简单实用电路的分析方法和工程设计方法。

4、学会简单电路的实验调试和性能指标的测试方法,提高学生动手能力和进行

数字电子电路实验的基本技能。

二、技术指标

抢答器是一种具有优先输出的电子电路。它的基本功能是,在四组参赛的情况下,首先抢答者发出抢答信号,此时其他参赛组的抢答电路即失去控制作用。在优先抢答者解除抢答信号后,电路才自动恢复到各组又可均等抢答的状态中。

1、设计一个可供4人进行的抢答器。

2、系统设置复位按钮,按动后,重新开始抢答。

3、抢答器开始时数码管无显示,选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。抢答后显示优先抢答者序号,同时发出音响。并且不出现其他抢答者的序号,这样其它选手无法再抢答,达到抢答目的。

4、抢答器具有定时抢答功能,本抢答器的时间设定为10秒,当主持人启动“开始”开关后,定时器开始减计。

5、设定的抢答时间内,选手可以抢答,这时定时器开始工作,显示器上显示选

手的号码和抢答时间。并保持到主持人按复位键。

6、当设定的时间一到,而无人抢答时,本题报废,选手们无法再抢答,同时扬

声器报警发出声音,定时器上显示0。

三、元件清单:

四路抢答器课程设计报告

四路抢答器课程设计报告

四、电路框图如下:

1)智能抢答器 总体方框图如上图所示。其工作原理为:接通电源后,主持人将K0拨到"清除"状态,抢答器处于禁止状态,编号显示器灭灯,定时器不显示;主持人用开关K0清零,宣布"开始"并按下K0状态开关抢答器工作。定时器计时。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。具体操作如下:

在主持人宣布开始并按下K0,K1、K2、K3、K4四个组参与抢答。当有抢答者首先按下抢答开关时,显示相应的序号并伴有声响,同时,抢答器不再接收其它组的抢答干扰。显示抢答者组号。

在限定时间9秒后无人抢答时,该题作废,用声响提示,并显示顺计时的时间。

五.总电路图如下(附录):

六、单元电路的设计

1、抢答部分电路

该电路完成的功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;

工作过程:当主持人表示开始作答时,按下复位键即清零。当有选手抢答时,通过显示电路显示组号,及报警电路发出声响。其中,74LS175起到锁存作用,74LS48起到译码作用。

四路抢答器课程设计报告

2.七段数码管显示电路

此电路是通过74LS48译码,将所抢答组号显示在七段数码管上。通过以下原理实现:

字符显示器:分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器,数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高,工作电压大约

1.5~3V,驱动电流为几十毫安。图5-2是七段LED数码管的引线图和显示数字情况。74LS48译码驱动器输出是高电平有效,所以,配接的数码管须采用共阴极接法。图3-3(a)是共阴式LED数码管的原理图,使用时,公阴极接地,7个阳极a,b,c,d,e,f,g由相应的BCD七段译码器来驱动,如图3-3(b)所示。

(a)引线图 (b)七段字形组合情况

图3-3共阴式LED数码管的原理图和驱动电路

图3-3(c )七段LED数码管

(2)74LS48是输出高电平有效的中规模集成BCD七段显示译码驱动器,它的真值表见表下图所示

四路抢答器课程设计报告

四路抢答器课程设计报告

四路抢答器课程设计报告

四路抢答器课程设计报告

74LS48的输入端是A3A2A1AO四位二进制信号(8421BCD码),a、b、c、d、e、f、g是七段译码器的输出驱动信号,高电平有效。可直接驱动共阴极七段数码管,

LT,IBR,IB/YBR是使能端,起辅助控制作用。

(3)使能端的作用如下:

a LT是试灯输入端,当LT=0,IB/YBR=1时,不管其它输入是什么状态,a~g 七段全亮;

b灭灯输入IB,当IB=0,不论其它输入状态如何,a~g均为0,显示管熄灭; c动态灭零输入IBR,当LT=1,IBR=0时, 如果A3A2A1AO=0000时,a~g均为各段熄灭;

d动态灭零输出YBR,它与灭灯输入IB共用一个引出端。当IB=0或IBR=0且

LT=1,A3A2A1AO=0000时,输出才为0。片间YBR 与IBR配合,可用于熄

灭多位数字前后所不需要显示的零。

设计中有三处要用到显示器的,倒计显示按照顺序接线就可以了,让1、3路相与后接入7448A0端,2、3路相与后接入A1端,而4直接接入A2端。让A3端悬空。这样就可以实现逻辑功能的转换。

3、废题计时电路

本电路通过555做多谐振荡器,74LS192计数器计数和BCD七段译码器74LS48(其输出是驱动七段字形的七个信号),实现计时废题功能,当主持人宣布开始答题时,计数器顺时计数,若无人抢答,计数器计到零时,通过报警电路发出声响。该题作废。

(1)通过定时器555接成多谐振荡器,工作原理:其基本工作原理如下: 多谐振荡器有两个暂态。假设当电源接通后,电路处于某一暂稳态,电容C

1Ucc上电压UC略低于 3时,UO输出高电平,V1截止,电源UCC通过R1、

12CC?UC?UCC3R2 给电容C充电。随着充电的进行UC逐渐增高,但只要3,

输出电压UO就一直保持高电平不变,这就是第一个暂稳态。

22UCCUCC当电容C上的电压UC略微超过3时(即U6和U2均大于等于3时),

RS触发器置 0,使输出电压UO从原来的高电平翻转到低电平,即UO =0,V1导通饱和,此时电容C通过R2和V1放电。随着电容C放电,UC下降,但只要21UCC?UC?UCC33,UO就一直保持低电平不变,这就是第二个暂稳态。

1UCC3当UC下降到略微低于时,RS触发器置 1,电路输出又变为UO =1,

V1截止,电容C再次充电,又重复上述过程,电路输出便得到周期性的矩形脉冲。

振荡周期计算为:

四路抢答器课程设计报告

内部管脚图如下: =1(秒)

四路抢答器课程设计报告

图5-4-1 555定时器引脚排列

图5-4-1 555定时器内部框图

四路抢答器课程设计报告

真值表5-4-2如下:

四路抢答器课程设计报告

四路抢答器课程设计报告

外部管脚图:

(2)字符显示原理同上。

电路图如下

四路抢答器课程设计报告

4、报警电路

该电路通过555构成的单稳态触发器实现报警功能。如下图所示电路中,

四路抢答器课程设计报告

七、问题及解决

1、由总电路可以看到,本次课程设计的接线十分之多,因为在接线时要十分细心,如果不小心就会接错。在实验设计实体连接的过程中,每一步都小心翼翼地做。一条线接错或者一条线在过程中不小心被动到,都有可能让整个电路没有反应,所以每一步都必须要小心,没有人希望重新连接一次,器件和线路实在是多,最好能够先把电路划分清晰,就是尽量明显的把个各块独立的电路组成部分分开得明显些,这样就算接错了也可以大概检查各块输出就知道哪里出问题,减少检查的范围和数量,更省时省力。

2、 555脉冲源时应该用LED灯作显示,测试脉冲信号输出输入情况,电阻在接入

前要测试保证其可以正常工作。最好就是把输出接在LED灯上,一直接线,。一直观察它的灯亮情况,直到它会正常闪烁为止。说明脉冲源正常工作。

3.仿真测试必须与实际相符,可以保证测试出来的是正确的结果,测试正确之后便可以无后顾之忧地做电路图,让设计更加顺利。不宜在此工作花费太多时间容易影响接下来的设计。

八、心得体会:

通过这次的课程设计,让我看到了自己知识掌握的的程度,发现基础薄弱,但通过对此次课程设计加深了对相关知识的理解,对相关器件的实际使用有了更深一步的认识。

1.在做电路设计之前,大量的前期工作是非常必要而且是值得花大量时间去做的,了解芯片的引脚和功能,然后是电路图的设计,在电脑上模仿以及修改,仿真,这是一个相当费时间的工作。但当正确的测试结果出来时,确实非常让人有成就感。

2、在连接实物电路时,要注意分步完成电路,而不是将所有一起接起来。结果当把线接好时,不知道哪里出错,不工作了。由于线接得比较多,人也乱了,很难检查错误。调试后发现,实际电路中存在各种问题。自己就分部分各自调试。然后综合起来,这次课程设计能够胜利的完成,很大部分应该是需要耐心和细心,还有大家的集思广益。

课程设计的完成,当然还得于老师的悉心指导,好几次傍晚老师都跟我们一样没有去吃晚饭,很是感动,老师几乎都是从上午一直在实验室呆到晚上6.7点钟点多。所以此次课程设计收获甚多。

九、参考文献

数字电子技术基础 ----高等教育出版社(康华光 主编 )

电子技术实验教程----房丽萍 俞志英 编


第二篇:4路抢答器课程设计报告 3600字

四人智力竞赛抢答器课程设计报告

一、设计题目

题目:四人智力竞赛抢答器

二、设计任务和要求

1)设计任务

设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间,由“9”倒计到“0”时,无人抢答,蜂鸣器连续响1秒。选手抢答时,数码显示选手组号,同时蜂鸣器响1秒,倒计时停止。

2)设计要求

(1)4名选手编号为:1,2,3,4。各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3,4。

(2)给主持人设置一个控制按钮,用来控制系统清零(抢答显示数码管灭灯)和抢答的开始。

(3)抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,同时扬声器给出音响提示,封锁输入编码电路,禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。

(4)抢答器具有定时(9秒)抢答的功能。当主持人按下开始按钮后,定时器开始倒计时,定时显示器显示倒计时间,若无人抢答,倒计时结束时,扬声器响,音响持续1秒。参赛选手在设定时间(9秒)内抢答有效,抢答成功,扬声器响,音响持续1秒,同时定时器停止倒计时,抢答显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止。

(5)如果抢答定时已到,却没有选手抢答时,本次抢答无效。系统扬声器报警(音响持续1秒),并封锁输入编码电路,禁止选手超时后抢答,时间显示器显示0。

(6)可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号,作为定时计数器的CP信号。

三、原理电路设计:

1、方案比较;

方案一:

抢答电路:使用74ls175作为锁存电路,当有人抢答时, 利用锁存器的输出信号号将时钟脉冲置零,74ls175立即被锁存,同时蜂鸣器鸣叫1s,这时抢答无效,使用74ls148作为编码器,对输入的型号进行编码,输出4位的BCD码,再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。

主持人电路:;利用74ls190计数器作为倒计时的芯片,当主持人按下抢答按钮时,74ls190被置九,同时将显示上次抢到题目的选手编号的数码管清零,并开始倒计时,,并通过74ls48编码器将即时时间进行编码,并送到7段共阴数码管,显示此时的时间。假如在9秒内有人抢答,则计数器停止倒计时,将锁存器锁存,禁止选手抢答,蜂鸣器鸣叫一秒,停止倒计时。

方案二:

锁存电路采用CD4042来触发,如果用CD4042,则可以用低电平触发,当有人抢答时, 利用锁存器的输出信号号将时钟脉冲置零,CD4042 立即被锁存,同时蜂鸣器鸣叫1s,这时抢答无效。此外当倒计时到0时,利用借位RC0端来将

锁存器的信号置零。而不是像方案一那样使用max/min端。

对以上两个方案进行比较可以发现,两个方案均能理论上实现电路的功能,但是从实际情况看,CD4042比较少见,很难买到这个芯片,而74ls175则很常见,比较容易买到。而在实际情况中,虽然74ls190的max/min端和RC0同样是借位端,当时RC0只有半个周期的变化,并不能将时钟信号置零,而max/min有一个周期的变化,所以用max/min比较合适。宗上所述,选择第一个方案比较合理。

2、电路流程图;

整个电路如上图所示,主要分为两部分,一个是倒计时部分,一个是抢答电路,其中抢答器电路由锁存器电路,编码器电路,译码器电路,数码管显示电路组成,其中锁存器电路可用1khz脉冲电路作为其时钟端输入脉冲,倒计时电路由倒计时芯片,编码器电路路,数码管显示电路,倒计时采样1hz的脉冲作为时钟信号输入端。单稳态电路可以控制蜂鸣器鸣叫的时间,按要求可设置为1秒钟。

3、单元电路设计; (1)、锁存器电路的设计

锁存器电路采用以74ls175为中心的锁存器系统,当4个抢答输入端中出现低电平输入时信号时,锁存器立即锁存,禁止抢答,其原本为4个高电平的输出端也变成3高一低,可以利用一个4输入与非门将其与非,再接一个非门后,可

4路抢答器课程设计报告

以与74ls175的时钟信号相与非,使得CLK端的输入信号为底电平,从而阻止其余选手的抢答,从而达到锁存的目的74ls175的真值表如下

4路抢答器课程设计报告

锁存器的单元电路设计如下:

4路抢答器课程设计报告

(2)、编码器电路的设计

编码器采样74ls148作为编码芯片,

将输入的信号进行编码,然后输出2二

进制码,由于74ls175为优先编码其,

故需要将其未用到的高优先级的端和

74ls175的输出的4与非端进行连接,避

免在无人抢答时输出型号。74ls148的真

值表如右图:

4路抢答器课程设计报告

编码器电路如下:

4路抢答器课程设计报告

(3)、译码器电路和数码管显示电路的设计

抢答部分和倒计时部分的译码器均采用74ls48芯片,而数码管则选择与之相对应的7段共阴数码管搭配,为避免电路过小,可在译码器与数码管间接上拉电阻以增大电流,上拉电阻选用1k的9针排阻。译码器电路和数码管显示电路设计如下:

4路抢答器课程设计报告

74ls48的真值表如下:

4路抢答器课程设计报告

(4)、倒计时电路的设计

倒计时电路采用74ls190作为倒计时芯片,并将其输入端置九,clk信号输入端采样1hz的信号输入,同时可利用其借位输出端MAX\MIN来控制抢答端,并且可以让电路在到零时保持。74ls190真值表如下:

4路抢答器课程设计报告

倒计时单元电路如下:

4路抢答器课程设计报告

(5)、时钟电路的设计

在本电路中需要两种时钟脉冲,一种是给74ls175提供的1khz脉冲信号,另一种是给倒计时电路74ls190提供的1hz,根据555多谐振荡器的频率计算公式:

f?1 (R1?2R2)Cln2

可以求得1hz的电路电阻均取47k,电容取10uf,而1khz电路的电阻取4.7k,电容取0.1uf。

4路抢答器课程设计报告

(6)、单稳态电路及蜂鸣器的设计

为保证蜂鸣器鸣叫时间为一秒,可以使用单稳态触发电路来实现,单稳态电路的芯片可以选择74ls123。根据74ls123的暂稳态计算公式:

TW?0.28RTCT(1?0.7) RT

我们可以选择R为36k,C为100uf,则在误差许可范围内,鸣叫时间大约是1秒。74ls123的真值表如下:

蜂鸣器采用有源蜂鸣器,为避免

单稳态电路输出端电流不足,可以使

用一个NPN三极管来驱动蜂鸣器鸣

叫。

单稳态电路及蜂鸣器电路如下:

4路抢答器课程设计报告

4路抢答器课程设计报告

4、电路工作原理;

抢答电路:使用74ls175作为锁存电路,当有人抢答时, 利用锁存器的输出信号号将时钟脉冲置零,74ls175立即被锁存,同时蜂鸣器鸣叫1s,这时抢答无效,使用74ls148作为编码器,对输入的型号进行编码,输出4位的BCD码,再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。

主持人电路:;利用74ls190计数器作为倒计时的芯片,当主持人按下抢答按钮时,74ls190被置九,同时将显示上次抢到题目的选手编号的数码管清零,并开始倒计时,,并通过74ls48编码器将即时时间进行编码,并送到7段共阴数码管,显示此时的时间。假如在9秒内有人抢答,则计数器停止倒计时,将锁存器锁存,禁止选手抢答,蜂鸣器鸣叫一秒,停止倒计时。

5、整体电路。(具体清晰电路请详见附件)

4路抢答器课程设计报告

4路抢答器课程设计报告

四、电路和程序调试过程与结果:

先按照设计图各个单元电路进行仿真,并对各个电路的性能及波形进行测试,发现电路的缺点和不足之处,例如74ls190的借位输出端RC0端虽然在倒计时到0时有低电平出现,但是时间只有半个周期,无法与信号与非,故不能用来和锁存触发器,必须用max\min代替。当调试好各个单元电路时,对各个电路进行连接组装,连接好后对电路总的性能进行调试,看各部分的功能能达到要求。

本电路在连接后,经测试,各部分的功能均能实现,显示正确

五、总结

本电路使用了锁存器,编码器,译码器数码管等构成倒计时电路使用了74ls190等电路实现倒计时,并利用使能端及门电路,实现各项锁存,鸣叫,清零等功能,总结如下:

优点:电路功能原理清晰,各项功能均达到了要求,显示准确,反应灵敏,无竞争冒险现象,基本满足了普通竞赛的抢答要求。

缺点:如果长按住按钮不放,主持人清零后将能获得抢答权,且由于编码器电路是优先编码器,所以如果两人抢答时间间隔在1ms以内,将出现编号靠前的选手获得抢答权的情况。

改进:可以更改促发器的类型,如使用jk触发器代替,则长按无效,或者在抢答端添加一个发光二极管,当有人作弊,二极管就会亮,从而阻止选手长按按钮的缺陷。

心得体会:通过这次课程设计,我对于数字电路知识有了更深的了解,尤其是对数字逻辑芯片的性能和使用方面的知识有了进一步的研究。同时实物的制作也提升了我的动手能力,实践能力得到了一定的锻炼,加深了我对数字电路设计方面的兴趣。理论与实践得到了很好的结合。

更多类似范文
┣ 电工电子创新实验-四路抢答器 4800字
┣ 大四科研训练模板 4000字
┣ 六路抢答器_机电一体化(毕业论文)_完整版 12900字
┣ 数字电子技术课程设计报告格式、任务书 4000字
┣ 更多四路抢答器设计报告
┗ 搜索类似范文