数字电子钟课程设计报告

 题目：数字电子钟的设计与仿真

         专业：机械工程

前言

加入世贸组织以后，中国会面临激烈的竞争。这种竞争将是一场科技实力、管理水平和人才素质的较量，风险和机遇共存，同时电子产品的研发日新月异，不仅是在通信技术方面数字化取代于模拟信号，就连我们的日常生活也进于让数字化取缔。说明数字时代已经到来，而且渗透于我们生活的方方面面。

就拿我们生活的实例来说明一下“数字”给我们带来的便捷。下面我们就以数字钟为例简单介绍一下。数字钟我们听到这几个字，第一反应就是我们所说的数字，不错数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出此时的时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、秒。而且能对时、分、秒准确校时，这是普通钟所不及的。与此同时数字钟还能准确定时，在你所规定的时间里准确无误的想你发出报时声音，提醒你在此时所需要去做的事。与旧式钟表相比它更适用于现代人的生活。

在毕业之际恰好遇上学校的毕业课题电子时钟设计毕业论文。因而在所学专业的基础上做了以下毕业设计。希望给大家带来方便的同时，使自己对所学专业有进一步的了解！

             

目录

前言................................................................................................................................. 1

一．摘要.......................................................................................................................... 1

二、 电路的总设计.......................................................................................................... 1

1. 电路的设计目的............................................................................................... 1

2. 电路的组成原理............................................................................................... 2

3.电路设计要求..................................................................................................... 3

三、 单元电路的设计...................................................................................................... 3

1.秒脉冲产生电路................................................................................................. 3

(1)1KHZ 振荡器............................................................................................ 3

2．计数器.............................................................................................................. 4

(1)二十四进制计数器..................................................................................... 4

(2)六十进制计数器......................................................................................... 5

3.组合的数字时钟................................................................................................. 5

4.校准电路............................................................................................................. 6

5.整点报时电路..................................................................................................... 6

6.复位电路............................................................................................................. 7

四、电路的总体设计与调试.............................................................................................. 8

1、具体的电路...................................................................................................... 8

六、 设计总结............................................................................................................... 11

一．摘要

数字电子钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由振荡电路形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、

“分”“秒”的数字显示出来。秒计数器电路计满 60 后触发分计数器电路，分、

计数器电路计满 60 后触发时计数器电路，当计满 24 小时后又开始下一轮的循环计数。一般由振荡电路、计数器、数码显示器等几部分组成。 

 振荡电路：主要用来产生时间标准信号， NE555 组成的多谐振电路产生，由但是因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以一般采用石英晶体振荡器。 

 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需

一定级数的分频器进行分频。 

 计数器：有了“秒”信号，则可以根据 60 秒为 1 分， 小时为 1 天的进制，24分别设定“时”“分”“秒”的计数器，分别为 60 进制，60 进制,24 进制计数器，并输出一分，一小时的进位信号。  

 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前 1 秒开始，蜂鸣器开始鸣叫。 

二、 电路的总设计

1. 电路的设计目的： 

    数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时

钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因

此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组

合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规

模集成电路可供选择。本设计采用  74LS160、带有译码器的数码管和适当的门电路构成,可实现对时、分、秒等时间信息的采集和较时功能地实现. 

    设计一个数字计时器，可以完成  00:00:00  到  23:59:59  的计时功能，并在控制电路的作用下具有快速校时、快速校分功能。  能进行正常的时分秒计时功能。分另由六个数码管实现时分秒的计时。同时实现报时和闹钟的功能。 

    通过  Multisim 软件平台，设计含小时，分钟，秒钟显示功能的数字时钟。 

    2. 电路的组成原理： 

电路的组成原理: 

    数字电子钟主要分为数码显示器、60  进制和  24  进制计数器、频率振荡器和校时这几个部分。数字电子钟要完成显示需要 6 个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要 60 进制计数器和 24 进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60 进制可能由 10 进制和 6 进制的计数器串联而成，而小时的 24 进制可以采用 74LS160 置数端触发实现。频率振荡器可以由晶体振荡器分频来提供，也可以由 555 定时器来产生脉冲并分频为  1HZ。

主体思路图：

 

 

 3.电路设计要求

具体要求：实现24小时的时钟显示、校准、整点报时等功能。

（1）显示功能：具有“时”、“分”、“秒”的数字显示（“时”从0~23，分0~59，秒0~59）。

（2）校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。

（3）整点报时：当时钟计时到整点时，能进行整点报时。

（4）复位功能：当数字时钟有偏差时，可以通过手动的方式使其恢复初始零状态。

（5）可以根据个人设想，适当的添加其他功能

三、 单元电路的设计

1.秒脉冲产生电路 

  (1)1KHZ 振荡器 

  振荡器由  555  定时器组成。图  3‐1  中是  由  555 定时器构成的 1KHZ 的自

激振荡器  ,其原理是 

  0.7(2R3+R4+R5)C4=1ms          f=1/t=1KHZ。 

2．计数器 

    秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、

  “分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以

  便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”

  计数器应为二十四进制。采用10进制计数器74LS160来实现时间计数单元的计

  数功能。

(1)二十四进制计数器 

如下图所示，时计数电路由  U3  和  U4  俩部分组成。当时个位  U4  计

数为  4，U3  计数为  2  时，两片  74LS160复零,从而构成  24  进制计数。 

 

(2)六十进制计数器 

如下图所示， 秒计数电路由  U11 和  U12 俩部分组成。分、当时十位 U11计数为  5时，两片  74LS160，构成  60 进制计数。

3.组合的数字时钟 

数字时钟系统的组成利用上面的六十进制和二十四进制递增计数器子电路

构成的数字钟系统如图3.11所示

4.校准电路 

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接

信号可直接取自信号发生器产生的信号；输出端则与分或时个位计时输入端相连。当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到一端时，信号产生校时电路处于校时状态.

                      时，分校准电路

5.整点报时电路

电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 50 秒到 59 分59 秒期间时，报时电路报时控制信号。

当时间在 59 分 59 秒到 00分 00 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 Qc 和 Qa 、个位的 Qd 和 Qa及秒计数器十位的 Qc 和 Qa 相与，从而产生报时控制信号。报时电路可选7个74F08D 来构成

整点报时前的电路                           整点报时后的电路

6.复位电路

在任意时间将时钟的时、分、秒位均恢复到00-00-00状态

控制电路如下

四、电路的总体设计与调试

由电路各个部分的子电路构成的各个部分的功能，再由数字时钟的系统原理框图，可以清楚的知道了总体的电路情况。

由总图可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程：

由555和RC构成的振荡器产生的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，由分的“时”进位进入24进制的“时”计时。

在电路中，还有由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，得到正确的时间。

1、具体的电路

本次基于Multisim10的数字电子钟的设计实现了基本的时钟以及对时钟的校准，整点报时，各个子电路的设计如第五部分子电路设计的结构电路一样，将各个部分连接在一起的整机连调的电路图为：

1时钟00-00-59

2时钟00-59-59

3时钟23-59-59

4任意时间复位前、后结果

六、 设计总结

转眼间，为期一周的数字电路课程设计就结束了。通过这一周的课程设计，我拓宽了知识面，锻炼了能力，综合素质得到较大提高。

设计，给人以创作的冲动。但凡涉及设计都是一件良好的事情，因为她能给人以美的幻想，因为她能给人以金般财富，因为她能给人以成就之感，更为现实的是她能给人以成长以及成长所需的营养，而这种营养更是一种福祉，一辈子消受不竭享用不尽。安排课程设计的基本目的，在于通过理论与实际的结合、人与人的沟通，进一步提高思想觉悟。尤其是观察、分析和解决问题的实际工作能力，以便培养成为能够主动适应社会主义现代化建设需要的高素质的复合型人才。

课程设计发端之始，思绪全无，举步维艰，对于理论知识学习不够扎实的我深感“书到用时方恨少”，于是想起圣人之言“温故而知新”，便重拾教材与实验手册，对知识系统而全面进行了梳理，遇到难处先是苦思冥想再向同学请教，终于熟练掌握了基本理论知识，而且领悟诸多平时学习难以理解掌握的较难知识，学会了如何思考的思维方式，找到了设计的灵感。

课程设计的过程中，由于对理论掌握的不熟练，或者是操作过程中发生失误，都会导致最后结果出不来。至善至美，是人类永恒的追求。但是，不从忘却“金无足赤，人无完人”，我们换种思维方式，去恶亦是至善，改错亦为至美。在课程设计过程中，我们不断发现错误，不断改正，不断领悟，不断获取。最终的检测调试环节，本身就是在践行“过而能改，善莫大焉”的知行观。

对我们通信工程专业的本科生来说，实际能力的培养至关重要，而这种实际能力的培养单靠课堂教学是远远不够的，必须从课堂走向实践。这也是一次预演和准备毕业设计工作。通过课程设计，让我们找出自身状况与实际需要的差距，并在以后的学习期间及时补充相关知识，为求职与正式工作做好充分的知识、能力准备，从而缩短从校园走向社会的心理转型期。

通过课程设计，我更加明白了一个真理，“实践是检验真理的唯一标准”。课程设计达到了专业学习的预期目的。课程设计之后，我们普遍感到不仅实际动手能力有所提高，更重要的是通过对设计过程的了解，进一步激发了我们对专业知识的兴趣，并能结合实际存在的问题在专业领域内进行更深入的学习。

 

第二篇：数字电子钟 课程设计报告

一、电路仿真与设计

3.1所需芯片及芯片管脚图

 

               CD4518                             CD4068

 

            CD4002                               CD4011

 

           

 CD4069                                 555

1.3设计过程

     时间显示模块：电路可以用3个CD4518作为核心芯片，进行级联，再辅以若干逻辑门，完成进位、置零等功能，CD4518是双十进制计数器，有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰，且有一个置零功能，可以组成六十进制和二十四进制的计数器。

1.2时、分、秒显示电路模块设计

    整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。

秒显示电路设计，右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这是因为CMOS的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为0110时提供一个信号到秒十位计数器的置零端，使其实现0110——0000，即六十进制。

分计数显示电路设计，原理与秒计数显示电路接近，分个位的时钟输入端接来自秒十位的进位信号，另外一个时钟输入端接校时电路模块，由于设计的过程是分块设计的，因此先将该时钟输入端接地，分十位的原理也是一样的。

时计数显示电路设计，与分、秒不同的是，这一块是24进制，当时十位为0、1的时候，时个位正常从0—9显示；当时十位为2时，要求时个位的显示是0、1、2、3，然后就回到0，因此在置零这一部分接法不同于分、秒计数显示电路，考虑到当时计数器为23时必须变为00，即当时十位输出为0010、时个位输出为0100时，分别变为0000、0000，因此可用一个与门实现，时十位和时个位都必须置零。

1.3校时电路模块设计

校时模块的设计思路如图所示，使用实验箱上的消除抖动的按键开关，每按一次就输出一个信号，调节分个位和时个位，考虑到实际接线时可能会出现干扰现象，即校时模块中的校时信号会影响到原来的秒十位进位信号和分十位进位信号，所以进位信号输入和校时信号输入接在不同的时钟端，这刚好利用了CD4518有两个时钟输入端的优点。

1.4综合电路

二、电路调试及实物照片

2.1电路调试

课程设计的起点在于仿真，使用仿真软件做出来后，还要进行接线，这时候整个电路的成功与否，就在最后的调试了。在这次电路的调试过程中，遇到很多问题：

1.在设计起初我也毫无头绪，然后就试着在网上找方案，起初也是为了经济与实惠而选这个方案，但在做的过程中我才发现其中的困难，网上的电路图根本就无法运行但电路图确实正确的，然后我就猜想是仿真软件中芯片的引脚不同它的CLOCK非与CLOCK相反然后我就和任晶开始改进电路图并且发现网上的图中的闹钟是死的，而我想将闹钟变成活的于是又该进，原图中的缺陷实在太多，我费了一周才把电路模拟好。

2、电路模块之间或者接线之间的干扰，老师上课时说过了当接触点点位超过3V时才为悬空而CD4518每一级的CLOCK在设计中都是悬空的而在实际电路中该点电位不到3V所以在实际电路中该点并不是真正的悬空会相互之间产生明显的干扰现象使得数码管出现数据闪动现象，后来经过我的认真分析我个人认为把悬空的CLOCK与本位的D接在一起并将进位信号和校时信号接在不同的时钟输入端上，既不影响时钟的运行而且还可以消除悬空对电路的干扰。从而使得时钟稳定的运行。

    3．校时部分，我购买的校准开关是电压开关而不是跳变开关从而使得在校准时它会出现越变，然而出现不稳定的原因会有很多，开始我怀疑单刀双掷开关的断开并非是低电平于是我就将一端接高电平一端接低电平，结果发现在校时的过程中进位稳定了好多，但还是有误差然后我就问了一些学长，原来进位不稳定原因是脉冲开关不能用电压开关而要用脉冲开关，并且还要加防颤抖开关。

4.闹钟部分：在我安装闹钟部分时又出现了一些问题那个仿真软件两个对称的电路图中只要有一个能运行那么与他对称的那个也能运行但在实际中却不能运行，而恰恰就是这一个缺陷使我重新接了一次。

三、存在问题

    完成了课程设计的基本要求，但是这个电子钟是没有实用价值的，现实中不可能用这么多芯片去生产一个普通的电子钟，但这是学习的一种途径。我设计的这个电路在校时时没有一个开关可以使秒的计数暂时停止，而且有的时候秒也是需要调节的，由于材料不足等原因，报时的“音乐”也显得有些单调CMOS管为电压型芯片而TTL为电流型芯片要考虑到其中的转化，CMOS较为省电功耗较小。其中校时部分也没有得到完善，原本还设想将整点报时加进去但由于材料和板子空间的限制所以不能完成希望在以后的日子能加以完善。

四、心得体会

经过这段时间的课程设计，我学到了许多东西，对课本上的内容的理解加深了印象，同时也学会了一种学习的态度。

理论要联系实践，当然实践也离不开理论，由于对课本的内容还不是很熟悉，所以在做这个课程设计前，我看了很多关于CMOS芯片的应用实例。

理论上的知识搞定了，接下来就是开始设计了，MULITISIM仿真，给我的印象是简洁实用，很多电路都能在上面先进行仿真，不过我这个题目的核心芯片在仿真上面，出现了一些问题，一些管脚的位置和实际的不一样，仿真调试不成功，于是我就想到，按照理论来讲这是没有错的，为了验证清除，我先将电路进行分模块调试，把每一部分都仔细检查了一遍，最终发现了与仿真的不同，接线是一样的，不过在真实的接线中可行，在仿真中却不行，最大一个不同之处就在于校时模块，虽然仿真是那种接法可行，不过在实际接线中我采用了另外一种接法。

这次课程设计也再次让我看到理论与实践的差别和联系，理论固然重要，然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。更加锻炼了我学习中那认真严谨的学习态度，比如说，独立思考独立完成，认真接线，仔细检查等，这些都是对我们自身能力的一种培养，在以后的学习甚至工作中，很多东西都只能靠自己去独立思考完成，因此我们也藉此学会了一种独立思考的学习态度。无论最后的结果是怎样，你参与了，你就肯定有收获。

附录：

元件清单