西安邮电学院

数字电路课程设计报告书 学院名称

学生姓名

专业名称

班 级

实习时间 ——数字抢答器 电子工程学院 XXX XXXX XXXX 20xx年6月20日 — 20xx年7月1日 ：：：：：

摘要：本课题设计是“四人抢答器”，包括可分为三部分，有脉冲信号产生、抢答器、倒计时三个模块。先根据要求用74LS75双锁存器构造四人抢答器，用BCD-7段译码器显示抢答者编号，用555定时器产生脉冲信号，脉冲信号周期为1.0024s。通过74LS161做个位计时器，用置数法通过反码实现减法计数，在用BCD-7段译码器显示倒计时。数码管与74LS48配合使用，本次课题使用的数码管需要74LS48驱动工作，其允许抢答时间为10s。

关键字：锁存器 脉冲信号 减法器

目 录

第一节

第二节

第三节

第四节

第五节

第六节

第七节

引言 方案论证 系统设计 系统调试与结果 课程设计器件 设计总结 参考文献

第一章 引言

在举办各种智力竞赛活动中，常常需要确定谁是第一抢答的人。数字式抢答器利用电子器件可以准确的解决这一问题。数字式抢答器允许抢答者在规定的时间范围内进行抢答，可以用数字显示抢答者的序号，并配有相应的灯光指示和声报警功能；对犯规抢答者（指在抢答开始命令下达前抢答者），除用声、光报警外，还应显示出犯规者的序号；若规定抢答时间已到，要告示任何输入的抢答信号均无效，除非重新下达抢答命令。

本次课程设计，主要掌握译码器、十六进制加/减计数器的逻辑功能和工作原理，设计可预置时间的定时电路；分析与设计时序控制电路。画出定时抢答器的整机逻辑电路图，掌握智力抢答器的工作原理及其设计方法，并对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。这样才能在分析电路是有良好的思路，便于查找出错的原因。

在本次课程设计中，将主要设计一个供八人使用的定时抢答器。他要实现以下主要功能：

（1）为4位参赛选手各提供一个抢答按钮，分别编号1、2、3、4；

（2）主持人可以控制系统的清零与抢答开始；

（3）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号及绿灯亮至系统被主持人清零，同时其他人再按对应按钮无效。抢答还没有开始前抢答者，显示违规抢答者，红灯亮；

（4）抢答器要有自动定时功能，并且一次抢答时间为10秒。当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示；

（5）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；

（6）若设定时间内无选手进行抢答（按对应按钮），红灯亮，此时抢答无效。

利用本次设计出的电路制造成的定时抢答器，即可轻松实现在４人或４个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。

第二节 方案论证

1、抢答器的组成方框图为：

二、方案：

采用74LS75 四D触发器、四输入与门、二输入与非门、BCD-7段译码器，各5个开关，二级管及电阻若干，构成枪答器，用二级管显示对应抢答者，并用BCD-7段译码器显示对应抢答者的编号，当有人抢答时，及当有人按下抢答开关后，用低电平锁住四D触发器。当使用清零开关后才允许下次抢答。

倒计时控制，采用74LS161四位二进制计数器、五个非门、四输入与门和BCD-7段译码器。用74LS161四位二进制计数器控制倒计时间，输入一个脉冲计时一次，用BCD-7段译码器显示时间。用置数法进行74LS161倒计时设计，通过非门输出反码，实现减数计算。倒计时受三方面控制，用四输入与门实现，一是主持人，二是抢答者，三是时间。主持人按下开关控制时间计时开始；当有人抢答时，输出低电平经过反码器输出高电平控制时间，当为高电平时时间停止计时；当时间为0时，停止计时。若时间到0还没有人抢答，用二极管显示时间已到，此后抢答无效。只有当三个控制通知为一时工作，其他时候保持输出。主持人控制74LS161的置入端。

用555定时器构成多谐振荡器，设计脉冲信号。

第三节 系统设计

1、抢答电路：

该电路的根本任务是准确的判断出第一抢答者的信号并将其锁存。实现这一功能可用触发器和锁存器等。在得到第一信号后应立即将电路的输入封锁，即使其他组再次发出抢答信号也无效。同时还必须注意，第一抢答信号应该在主持人清零之后才有效。当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，并用发光二级管直接指示出组别（这里我们采用LED数码管显示）。同时用第一抢答信号控制一个发光二级管，发光二级管不亮表示该题抢答有效。本电路用一个74LS75双锁存器、BCD-7段译码器和LED数码管显示器组成，可以将四位抢答者的按钮通过双锁存器，驱动LED数码管显示器显示出他们最先抢答者的序号。当有人抢答时，抢答电路和定时电路停止工作。

2、1HZ脉冲产生电路：

该电路的采用555定时电路。555定时电路是一种电路简单且多用途的单片中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而要波形的产生与变换、测量与控制、家用电器和电子玩具等等许多领域中都得到了广泛的应用。根据电路的工作原理，可得电路输出矩形脉冲的周期为T?tW1?tW2?0.7?R1?2R2?C2。

3、倒计时电路：

该电路的采用74LS161做为个位数计时，它是一个十六进制加法译码显示计数器，采用置数法，再经过反相器到BCD-7段译码器显示出时间，从9秒到0，到0时如果还没有人抢答，则红灯（发光二极管）亮。在计时过程中（时间还没有到0），只要有人抢答，计时器则停止工作，并显示时间。主持人控制开关开始时，倒计时开始计后，到时间为0时停止计时。

第四节 系统调试与结果

组装时分脉冲、抢答与倒计时分两部份。

在连接脉冲信号产生电路时，发现频率过大，远远超过1HZ，经检查、调试及工作原理后，发现时由于在接入电阻时过小，只有几百欧，而电路要求需要几百千欧的电阻，在这里，除了接入一个4.7千欧的电阻R1，另外接入150千欧的电阻，经计算可得周期为1.0025s。

在连接倒计时电路时，总是显示乱码，经过多次检查及调试后，有两个原因导致BCD-7段译码器显示乱码，一是由于电路没有连接好，接触点出现松动，导致接触不良而出现乱码；二是由于BCD-7段译码器的针脚接错了位置，认真阅读说明重新修改电路。

经改动过后，总体电路为：

本次数字电路用multisim 11.0软件仿真，其结果与实验结果一直，符合设计要求。

第五节 课程设计器件

1、74LS48引脚图及功能表

74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。

2、74LS75引脚图及功能表

3、74LS161引脚图及功能表

第六节 设计总结

1.在两天的实验电路的绘制过程中查阅了课本和其他的一些资料,经过数次修改最终得到了初步设计电路。

2.接下来的两天运用MAX+PLUXII软件进行仿真过程中最终确定了具体的实验电路方案.

3.在两天的电路连接过程中遇到很多困难,比如:芯片的损坏造成结果错乱、线路的连接错 等等都对实验结果造成不同程度的影响。

在此次电路设计时发现了设计的问题，及面包板出现问题，由于面包板多次使用，导致接触出现了不同程度的松动，这是这次设计不能顺利完成的原因，另外还要了解到74LS48芯片与BCD-数码管的配合使用。

第七章 参考文献

[1]主编毛永毅，数字系统设计基础，西安电子科技大学出版社，2010

[2] http://ishare..cn/f/10633668.html

西安邮电学院 系 课程设计 过程考核表

西安邮电学院 微电子 系 课程设计 成绩鉴定表

 

第二篇：四路 抢答器课程设计

课题题目：数字式4组竞赛抢答器的设计与制作

一、课程设计目的

本次课程设计主要是《数字电子技术》理论课程而设置的一门实践性课程，起到巩固所学知识，加强综合能力，培养电路设计能力，提高实验技术，启发创新思想的效果。

二、初始条件：

本课程设计，要求用集成电路：74LSl48，74LS192,74LS175，74LS160,74LS00，74LS04，74LS20,74LS48,74LS32,555定时器和其它器件等，实现四路定时抢答功能。

三、要求完成的主要任务:

1、 可同时供4名选手（或代表队）参赛，其编号分别是1到4，各用一个抢答按钮，按钮的编号与选手的编号相对应。给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。

2、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。

3、抢答器具有定时抢答的功能，且一次抢答的时间为10秒。当主持人启动“开始”键后，要求定时器立即进行加计时，并用显示器显示。

4、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作, 显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0。

目录

1 功能介绍…………………………………………………3 1.1主要功能介绍…………………………………………3

1.2扩展功能介绍…………………………………………3

2总体方案设计………………………………………….. …3 3单元模块设计………………………………………….. …4

3.1抢答器控制端电路功能介绍…………………………………4

3.2定时时间电路………………………………………………. …5

3.3控制电路和报警电路………………………………………. …5

3.4振荡电路………………………………………………………….6 4主要芯片介绍 ………………………………………………7

4.1 优先编码器 74LS148……………………………………7

4.2 计数器74LS192…………………………………………8 5四人抢答器仿真………………………………………. ……9 6系统调试 ……………………………………………... …9 7参考文献……………………………………………….. …11 1功能介绍

1.1主要功能介绍

（1）抢答器最多可供4名选手参赛，编号为1~4号，各队分别用一个按钮（分别为J1、J2、J3、J5）控制，并设置一个系统清零和抢答控制开关J4,J7，该开关由主持人控制。

（2）抢答器具有数据锁存功能,并将锁存数据用LED数码管显示出来，直到主持人清零。

（3）开关J4作为清零及抢答控制开关（由主持人控制），当开关J4被按下时抢答电路清零，当开关J7松开后则允许抢答。输入抢答信号由抢答按钮开关J1、J2、J3、J5实现。

（4）有抢答信号输入（开关J1、J2、J3、J5中的任意一个开关被按下）时，并显示出相 对应的组别号码。此时再按其他任何一个抢答器开关均无效，指示灯依旧“保持” 第一个开关按下时所对应的状态不变。

1

设计要求

1.2扩展功能介绍

（1）抢答器具有定时抢答的功能，且一次抢答的时间为3秒。当节目主持人

启动“开始”键后，要求定时器立即减计时，并用显示器显示。

（2）参加选手在未开始抢答时按下抢答键，则犯规。显示器上显示并闪烁选

手的编号。

（3）参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上

显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。

（4）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，封锁输

入电路，禁止选手超时后抢答，时间显示器上显示并闪烁0。

2总体方案设计

设计要求

（1）主持人有开始键和复位键，按下开始键后才能开始抢答，否则犯规。

（2）用数码管显示，正常抢答后显示抢到的队号，如果犯规则闪烁显示队号。

（3）如果3秒内没有抢答，则说明该题超时作废，用0闪烁表示。

（4）复位键用于恢复犯规或超时状态

如图1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布"开始"抢答器工作。定时器倒计时。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。

2

图1

3单元模块设计

3．1抢答器控制端电路功能介绍

设计电路见图2所示。电路选用优先编码器 74LS148 和锁存器 74LS175来完成。

该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，

其按键操作无效。工作过程：开关自上而下，分别是J1,J2,J3 J4,J5，J5是控制清零端，当J5闭合（清零）时，计时模块74LS160的MR端和抢答模块74LS175的MR端都置1，使整个模块处于等待工作状态；当J5断开时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下J2），74LS148的输出经74LS48译码器接到七段显示电路处于工作状态，4Q3Q2Q=010,经译码显示为“2”。此外，MR＝1，使74LS148 优先编码工作标志端（图中2号端）＝1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR＝1，使优先编码工作标志端为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将J5开关重新置“清零”然后才可能进行。

3

图2

3．2定时时间电路功能介绍

原理及设计：

该部分主要由555定时器秒脉冲产生电路、十进制同步加法计数器74LS160、十进制减法计数器74LS192、74LS48译码电路和1个7段数码管即相关电路组成。具体电路如图3所示。一块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，之后选手抢答无效。

4

图3

3．3控制电路和报警电路

由555 芯片构成多谐振荡电路 ,555 的输出信号再经或门控制时序。控制电路包括时序和报警两个电路 ,如图3所示。控制电路需具有以下几个功能： 主持人闭合开关,多路抢答器电路和计时电路进入正常状态; 参赛者按键时 ,抢答电路和计

时电路停止工作;

抢答时间到 ,无人抢答 ,抢答电路和计时电路停止工作

3.4振荡电路

本系统需要产生频率为500KHZ的脉冲信号，用于触发器的CP信号，及频率为1HZ信号用于计时电路。以上电路可用555定时器组成，也可用石英晶体组成的振荡器经过分频得到。

4主要芯片介绍

5

4．1 优先编码器 74LS148

74LS148为8线－3线优先编码器，表4.1.1为其真值表，表4.1.2为其功能表,图4.1.1为其管脚图。

1011121312345

I0I1I2I3I4I5I6I7S

Y0

Y1Y2

74LS148

YEX

97614

Ys

(a)

15

(b)

CCSEX32100

74LS148管脚图

表4.1.2 74LS148 8线—3线二进制编码器真值表

74LS148工作原理如下：

该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。

当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。

6

由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入

端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，

A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器 件的EI连接，以便组成更多输入端的优先编码器。

从功能表不难看出，输入优先级别的次为7，6，……，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理

4.3 计数器74LS192

74LS192具有下述功能：

①异步清零：CR=1，Q3Q2Q1Q0=0000

②异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0

③保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态

④加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数 ⑤减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数 74LS192是双时钟方式的十进制可逆计数器。

CPU为加计数时钟输入端，CPD为减计数时钟输入端。

LD为预置输入控制端，异步预置。

CR为复位输入端，高电平有效，异步清除。

CO为进位输出：1001状态后负脉冲输出

BO为借位输出：0000状态后负脉冲输出。

7

图4.3. 74LS192管脚引线图

5四人抢答器仿真

按照总体电路图在仿真软件proteus7.5上一一选择芯片并进行连接，然后启动开关观察。下面，我们分两部分对设计出的电路进行proteus7.5仿真。我们将各部分电路在proteus7.5上连接好后，为各个电阻和电容选取适当值，为各个开关设置好适当的键盘打开数值（例如，为某一开关设为1连接，则启动proteus7.5m仿真按钮后，在键盘上按1则此开关就由断开状态变为连接状态）然后打开proteus7.5的开关，即可根据显示器上显示的数字以及二极管的亮灭情况来判断电路设计是否成功。

6系统调试

把上面所设计的单元电路连接起来可得到整机电路。

1抢答显示功能测试（图4）

2清零功能测试（图5）

3倒计时功能测试(图6)

8

图

4

图5

9

图

6

10

7 参考文献

【1】 阎 石. 数字电子电路. 北京：高等教育出版社. 2007

【2】 董传岱 数字电子技术基础 中国石油大学出版社 2009

【3】 任为民. 数字电子电路学习和实验指导. 北京：广播电视大学出版社. 1992

11