数字电子时钟设计报告

目录

一、设计任务和要求

二、设计的方案的选择与论证

三、电路设计计算与分析

四、总结及心得

五、附录

六、参考文献

一、   设计任务和要求

（一）设计任务

（1）  时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

（2）  具有校准“时”、“分”的功能。

（二）设计要求

（1）用Multisim画出整个系统电路图，并列出所需器件清单。

（2）调试振荡电路，用Multisim提供的示波器观察其输出波形是否复合要求。

（3）实现整个数字电子钟电路各项任务的正常工作。

二、   设计的方案的选择与论证

本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。由于集成电路技术的发展，特别是MOS集成电路技术的发展，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。

此次设计的数字时钟电子电路分为以下6个部分：（1）振荡电路（2）时间计数电路（3）显示电路（4）校时电路

数字时钟实际上是一个对标准频率（1HZ）进行计数的计数电路，因此，时间计数电路是一个由计数器组成的时序逻辑电路。用555定时器构成的多谐振荡器作为秒脉冲信号源，控制秒个位的信号输入，整点报时信号输入和闹钟报时信号输入，是整个电路唯一的脉冲信号源。将计数器与显示器相连接，可以将输入的二进制数翻译成可以直读的十进制数字并显示出来，显示管与计数器之间由译码器相接，作为译码驱动。 由于计数的起始时间不可能与标准时间（如北京时间）完全一致，异或计数过程中可能出现误差，固需要在电路中添加校时电路，以保证可以随时对时间进行校正。

电路设计计算与分析

（1）振荡电路

多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。用555定时器构成的多谐振荡器电路如图①：图中电容C、电阻R2和R4作为振荡器的定时元件，决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端（2脚）和阀值输入端（6脚）与电容相连；集电极开路输出端（7脚）接R1、R2相连处，用以控制电容C的充、放电；外界控制输入端（5脚）通过0.01uF电容接地。

通过仿真，示波器XSC1输出图②所示波形。

555定时器组成的多谐振荡器，其电容充电时间T₁和放电时间T₂各为：

T₁=（R₁+R₂）CLn2

T₂₌ R₂ CLn2

固电路的振荡周期为：T= （R₁+2R₂）CLn2

振荡频率为：f=1/（R₁+R₂）CLn2

从图①一中得知：R4=100K,R2=100K,C3=4.7uf,C4=0.01uF。

因此其输出频率为1HZ。可以作为电子时钟电路的秒脉冲信号。   

（2）时间计数电路

1、十进制计数器74160

计数器是对CP 脉冲进行计数的时序逻辑电路。如果组成计数器中的各个触发器的CP 不是同一信号，这样的计数器称异步计数器。本次设计采用6片十进制同步计数器74160组成两个六十进制的计数器（分、秒）和一个二十四进制计数器（时）。74160如图③所示。74160是中规模集成的同步十进制加法计数器，有着同步预置数、异步置零和保持的功能。其功能表如表①所示。

                       表①

 

2、六十进制计数器和二十四进制计数器的连接

电子时钟的“分”和“秒”由六十进制计数器实现，“时”由二十四进制计数器实现。因此，就需要用74160接成两个六十进制和一个二十四进制计数器。多片计数器组合，各级之间的连接方式分串行进位方式、并行进位方式。本次设计采用串行进位的方式。

在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。两片74160的EP和ET恒为1，都工作在计数状态，第一片每计到9（1001）时，C端输出变为高电平，经反相器后使第二片的CLK端为低电平。下一个计数输入脉冲到达后，第一片记成0(0000)状态，C端跳回低电平，经反相器后使第二片的输入端产生跳变，于是，第二片计入1。从而，将两片十进制计数器74160串联成一个百进制计数器。

得到百进制计数器后，应用整体置零的方法接成六十进制和二十四进制计数器。当计数器从全0状态开始计数，计入60个脉冲时，经与非门产生低电平信号，立即将两片74160同时置零，于是便得到一个六十进制计数器，如图④。同理，当计入24个脉冲时，经与非门产生的低电平信号立即将两片74160同时置零，得到二十四进制计数器，如图⑤。

 

3、按“秒”、“分”、“时”的顺序，将两片六十进制计数器和一片二十四进制计数器串联，便得到完整的电子时钟计时电路，如图⑤。

 

（3）显示电路

数码管按照其发光二极管的连接方式不同，可分为共阳极和共阴极两种。共阴极是指数码管中所有发光二极管的阴极连在一起接低电平，而阳极分别由a、b、c、d、e、f、g输入信号驱动，当某个输入为高电平时，相应的发光二极管点亮；共阳极数码管则相反，它的所有发光二极管的阳极连在一起接高电平，而阴极分别由a、b、c、d、e、f、g输入信号驱动，当某个输入为低电平时，相应的发光二极管点亮。

由于计数器输出的是8421BCD码，数码管不能直接显示成数字，为了让数数码管显示人们能看懂的数字，就需要把计数器输出的8421BCD码转换成数码管显示的阿拉伯数字，这就需要译码器的翻译。

本设计采用DCD_HEX七段发光二极管译码显示器。DCD_HEX为共阳极LED数码管。显示器引脚从右到左依次为：1,2,3,4。该显示包含了译码功能，所以无需专门的译码器。正确的引脚连接方式为：QA接1，QB接2，QC接3，DQ接4。如图⑥。

 

（4）校时电路

数字钟应具有分校正和时校正功能，因此，应截断分十位和时十位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

本设计的校时电路的关键，是通过开关，控制电路中“秒”到“分”、“分”到“时”的进位输入端的高低电平的变化，从而实现手动调节“分”和“时”。

现以分校时电路为例，如图⑦。

正常时刻，与非门U17的一端接高电平，另一端接秒十位的进位输出端，即U13。此时，若秒十位的进位输出端输出低电平，则分个位的CLK有低电平信号输入，得到进位。若秒十位的进位输出端输出高电平，则分个位的CLK有高电平信号输入，因此，无进位。

当接通开关J1，与非门一端接地，即为低电平，另一端还是接到秒十位的进位输出端。此时，无论秒十位的进位输出端输出高电平还是低电平，经与非门U17输出的均为高电平，经非门U19得到低电平，并输入到分个位的CLK，使其得到进位，实现“分”加1。J1为单刀双掷的跳变开关，即按下M键开关闭合，松开M键开关随之断开。所以，可以通过连续按下M键连续增加“分”。时校时与分校时同理，连续按下H键（控制开关J2的闭合与断开）便可连续增加“时”。因此，通过控制开关J1和J2的断开与闭合，便可得到想要校正的时刻。要强调的是，此种校时方法是可以实现进位的。即，当“分”显示为59时，再按M，“时”显示便会加1，同时“分”显示清零。但当“时”显示为23时，再按H，“时”清零，但“分”显示会继续按原状态计数。

 

（3）  完整电路

含有以上所述功能的完整的数字电子钟Multisim仿真电路图如图13所示。（详细见附图）

 

三、   总结及心得

    一次设计非常难得的理论与实际相结合的机会，通过这次比较完整的数字电子钟设计，我摆脱了单纯的理论知识学习状态，和实际设计的结合锻炼了我的综合运用所学的专业基础知识，解决实际工程问题的能力，同时也提高我查阅文献资料、设计手册、设计规范以及电脑制图等其他专业能力水平而且通过对整体的掌控，对局部的取舍，以及对细节的斟酌处理，都使我的能力得到了锻炼，经验得到了丰富，并且意志品质力，抗压能力及耐力也都得到了不同程度的提升。这是我们都希望看到的也正是我们进行课程设计的目的所在。

通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真软件进行试验，仿真成功之后才实际接线的。设计中曾遇到诸多问题，由于器件较多，线路错综，很容易在连线过程中出现错接，漏接的情况。即使连接正确，也不一定会实现最初目标，达到功能。还要针对错误现象，排查原因，在连线正确的基础上，可能是元器件的故障，采用示波器进行观察，然后进行更换，逐步调整，最终实现计时、校时等功能。

通过这次课程设计，让我对数字电子时钟的各部分电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。虽然毕业设计内容繁多，过程繁琐但我的收获却更加丰富。提高是有限的但提高也是全面的，正是这一次设计让我积累了无数实际经验，使我的头脑更好的被知识武装了起来，也必然会让我在未来的工作学习中表现出更高的应变能力，更强的沟通力和理解力。

四、   附录

    元器件明细表（主要用于列出本次课程设计中所用的全部元器件），附图要求用A3纸计算机绘制电路原理图并打印。

（1）  元器件列表

1、计数器74160 （6片）            2、数据选择器（4片）

 

3、555定时器（1片）               3、显示器（6片）

 

4、跳变开关（2个）

 

电压控制开关（2个）

 

拨码开关（4个）

 

5、与非门74S03（5个）

非门74S04（2个）

与门74LS08（2个）      74LS21（1个）

6、4V，0.5W灯泡（2个）

7、5V直流电源

8、电阻：100K(1个) 40K（1个） 1K（2个）

电容：0.1uf（1个）   0.01uf（1个）

（2）  完整的数字电子钟Multisim仿真电路图见附图

五、   参考文献

序号·作者.书名.版本(第1版可省略).出版地:出版者,出版年;

1、（2006）第043267号.阎石主编.数字电子技术基础（第五版）.北京：高等教育出版社，2006.5（20##年重印）

2、（2008）第192946号.郭海文主编.电气试验技术.徐州：中国矿业大学出版社，2008.12

3、（2007）第021329号.薛鹏骞主编.电子技术自动化技术使用教程.徐州：中国矿业大学出版社，2007.2

 

第二篇：数字电子时钟课程设计报告-1

目    录

一、 概述······························1

1.1 数字钟简介

1.2 设计目的

1.3 设计要求

二、 主要实验器材······················2

三、 设计原理及方框图··················3

四、 各部分的电路及实现················5

4.1 振荡器电路

4.2 计数器的设计

4.3 六十进制电路

4.4 整点报时电路

4.5 校时电路

五、 总体电路图设计····················10

六、 安装与调试························12

七、 收获与体会························12

一、概述

1.1  数字钟简介

20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。

电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。

多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱

1.2 设计目的

（1）.让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

（2）.  进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；

（3）. 提高电路布局﹑布线及检查和排除故障的能力；

（4）.培养书写综合实验报告的能力

1.3 设计要求

（1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟。

（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。

（3）画出框图和逻辑电路图，写出设计、实验总结报告。

（4）整点报时。在59分59秒时输出信号，音频持续1s，在结束时刻为整点。

（5）选做：日历系统。

二、主要实验器材

74LS160芯片介绍

74ls160中文资料内容说明：74ls160是十进制同步计数器（异步清除）

简要说明：

160 为可预置的十进制同步计数器，共有 54/74160 和 54/74LS160 两种线路结构型

式，其主要电特性的典型值如下：

型号 FMAX PD

CT54160/CT74160 32MHz 305mW

CT54LS160/CT74LS160 32MHz 93mW

160 的清除端是异步的。当清除端/MR 为低电平时，不管时钟端

CP 状态如何，即可完成清除功能。

160 的预置是同步的。当置入控制器/PE 为低电平时，在 CP 上

升沿作用下，输出端 Q0－Q3 与数据输入端 P0－P3 一致。对于

54/74160，当 CP 由低至高跳变或跳变前，如果计数控制端 CEP、CET

为高电平，则/PE 应避免由低至高电平的跳变，而 54/74LS160 无此

种限制。

160 的计数是同步的，靠 CP 同时加在四个触发器上而实现的。

当 CEP、CET 均为高电平时，在 CP 上升沿作用下 Q0－Q3 同时变化，

从而消除了异步计数器中出现的计数尖峰。对于 54/74160，只有当

CP 为高电平时，CEP、CET 才允许由高至低电平的跳变，而 54/74LS160

的 CEP、CET 跳变与 CP 无关。

160 有超前进位功能。当计数溢出时，进位输出端（TC）输出一

个高电平脉冲，其宽度为 Q0 的高电平部分。

在不外加门电路的情况下，可级联成 N 位同步计数器。

对于 54/74LS160，在 CP 出现前，即使 CEP、CET、/MR 发生变化，

电路的功能也不受影响。

三、设计原理及方框图

数字钟实际上是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。由图可见：本数字钟电路主要由震荡器、、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用24进制计数器。译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。构成方框图

四、各部分的电路及实现

4.1 震荡器电路

震荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及稳定度。

一般来说，震荡器的频率越高，计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。

石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。

一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器

本设计方案采用的是集成电路定时器555与RC组成的多谐震荡器，如下图所示：

                          （图2）

            

接通电源后，电容C1被充电，Vc1上升，当Vc1上升到2/3Vcc时，触发器被复位，同时放电BJTT导通，此时Vo为低电平，电容C1通过R和T放电，使Vc1下降。当Vc1下降到1/3Vcc时，触发器又被复位，Vo翻转为高电平，电容C1放电所需要的时间为：

t1=RC1ln2=0.7R1C1                                

当C1放电结束是，T截止，Vcc将通过R1，R2向电容器C1冲电，Vcc由1/3Vcc

上升到2/3Vcc所需要的时间为：

t2=(R1+R2)C1ln2=0.7(2R1+R2)C1

当Vc上升到2/3Vcc是，触发器又发生翻转。如此周而复始，在输出端就得到一个周期性的方波，其频率为：

     f=1/(t1+t2)=1.43/(2R1+R2)C1

这里设震荡频率f=1Hz。

4.2 计数器的设计

有了时间标准“秒”信号后，就可以根据设计要求设定时、分、秒计数器：分和秒计数器都采用60进制计数器，计数规律均为00，01，02------58，59，00，01------，这里均选用十进制计数器74LS160。74LS160有两个置零度端，通过与输出信号连接得到任意小于十进制的计数器。例如六进制计数器。然后与十进制计数器级联可得到六十进制计数器。

小时计数器是一个“23翻0”的特殊计数器，即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲，数字钟自动显示为00时00分00秒。通过两个十进制计数器的级联构成一个一百进制的计数器。然后通过输出控制可得到二十四进制计数器。把第一个计数器的Qb和第二个计数器的Qc连接到两个置零度端，并且两个芯片的置零度端连接，这样计数器到二十四时计数器就清零，就得到二十四进制计数器。

4.3 六十进制计数

由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和一片74LS92组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3-4-3-1所示。 

                 

4.4整点报时电路

   报时模块中的报时信号输出电路如图所示，主要是用7个与门电路和一个蜂鸣器组成，与门电路的各个引脚分别与信号的输入脚对应相接，使其在每个整点时发出报时信号，由555计时器组成的振荡器提供脉冲信号。

4.5校时电路

当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。

对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。

五、总体电路图设计

 

根据设计原理方框图将各部分电路连接起来则构成了总体电路图，如下页图所示：

六、安装与调试

在安装中，我负责的是将片子与数码管连接起来，由于这部分工作比较简单，所以没有遇到什么困难。

在调试的过程中，秒的个位总是只出现“4、5、6、7”这几个数字，当重复循环出现两次后秒显示器熄灭2秒，然后向秒的十位进一位，虽然不能正常显示0至9，但是进制还是10。经过检查，连的线路都没有问题，于是把连秒个位的那个芯片换了一块，便恢复正常了。

七、收获与体会

“数字电路课程设计”是数电技术课程的实践性教学环节，是对我学习数电技术的综合性训练。

我做的是数字钟的设计，然而，要完成一个课题的设计要涉及到许多方面的知识。通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰。从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。

首先我制定出自己的设计方案，其次详细设计每一部分的电路，最后再根据原理方框图连接电路。这不仅培养了我独立分析和解决实际问题的能力，同时也为以后的电路设计打好了基础。

当然，在整个课程设计中，我们也遇到了许多的难题。过程是艰辛的，但结果是令人兴奋的，看着自己设计的东西一分一秒的走着，心理觉得非常有成就感，这两个星期的努力并没有付诸东流。虽然实验已经告一段落，但是我们学习的道路还很长。此次实验让我明白不论是在做实验还是在今后的学习中，都应该有一种坚定不移不达目的不罢休的信念，只有这样才能达到自己的最终目标！