多功能数字钟实验报告EDA

alumni1南昌大学实验报告

学生姓名:况 玮学 号: 6103413028     专业班级:生物医学工程131

实验类型:□ 验证 □ 综合 设计 □ 创新  实验日期:     实验成绩:____

实验四、多功能数字钟设计

一、实验要求 

     1、数字显示当前的时、分、秒;

     2、闹钟和24小时计时显示; 

     3、经设置应具有整点报时、跑表、闹钟功能;

三、实验材料

微机、QuartusII集成开发软件、EDA实验装置

三、实验步骤

1.建立工作库文件夹,输入计数器的verilog代码并存盘。

2.选目标器件CycloneII中的EP2C35F672C8并编译。

3.建立仿真波形文件,进行波形仿真。

当Mode1=1为正常时间模式,输出的秒钟如图LED_Sec当到59秒时进位,分钟加1,秒钟重新计数,分钟如图LED_Min,当到59分时进位,时钟加1,分钟重新计数,通过按下AdjMinKey调节分钟时间,时钟如图LED_Hr,通过按下AdjHrKey可调节时钟时间,当LED_hr到23时,重新开始计数。

QQ截图20151207233051.png

当Mode1=0,Mode2=1,为闹钟模式,按键按下SetHrKey调节闹钟的小时,按键按下SetMinKey调节闹钟的分钟,秒钟始终为零。

当时钟到闹钟时间时,Alarm信号为1,触发闹钟响铃。

QQ截图20151207233151.png

当Mode1=0,Mode2=0,为秒表模式,其中LED_Sec位到99进位为零,LED_Min加1,可通过按键按下stopwatchen使秒表暂停,按键按下stopwatchnCR使秒表归零。

椭圆: 按键按下stopwatchnCR使秒表归零。

椭圆: LED_Sec位到99进位为零LED_Min加1QQ截图20151207233233.png

四、管脚分配

依据下表,分配好管脚。

QQ截图20151207233309.png

五、硬件测试

1、调节Mode1=1(即K1打开,K2任意)时,显示正常时间,通过按下S2,S3分别调节小时和分钟时间。

2、调节Mode1=0,Mode2=1时(即K1关闭,K2打开),显示闹钟时间,通过按下S4,S5分别调节闹钟小时和分钟时间。当正常时间到闹钟时间时,Alarm信号为1,触发闹钟,即LED8亮一分钟,通过关闭CtrlBell(即K3关闭)可立即关闭闹钟。

3、调节Mode1=0,Mode2=0时(即K1关闭,K2关闭),显示秒表时间,通过关闭stopwatchen(即K4)可暂停秒表时间,通过按下S6可是秒表归零。

4、当正常时间到XX:59:55--- XX:59:59时,具有整点报时功能,即LED8灯亮起。

通过以上测试,所设计的多功能数字钟完全符合要求。

六、实验总结

  1、学会复杂数字电路系统的设计:对一般复杂的电路系统可以分模块设计,这样可以使设计简单明了

     2、引脚绑定要和试验箱上的各个键对上号,在操作试验箱时才不会出错.

     3、学会了数码管动态扫描电路的设计。

 

第二篇:多功能数字钟(EDA设计)实验报告

多功能数字钟

一、     实验原理分析

通过晶振产生的50MHz的脉冲,用分频器进行分频产生1Hz的脉冲信号,即作为时钟的1s的信号进行计数。

秒钟每计数60秒后产生进位使分钟显示加1,分钟满60循环至0。

为实现手动校准时间功能,可以对分和秒计数器进行加减。

为实现校准时间时候的闪烁,对数码管使用消隐,把数码管的接地端口接一个脉冲信号。

在实验过程中,要注意很多细节,比如进行按键消抖,手动调整时间时不会进位。

二、     逻辑分析

三、     功能模块分析

功能模块包括分频模块,时间计数及校准模块,数码管译码显示模块、判决模块和消抖模块

1.分频模块

该电路由多个70LS90经过分频将由晶振产生的50MHz分频为1Hz方波,供后续时钟电路使用。这一模块是整个电路的基础。

2.时间计数及校准模块

该模块连接至分频模块的信号输出端,以分频模块产生的1Hz方波作为基础。1Hz方波与秒同步,以秒为基础,分别实现电子钟中,分与时的运转,即1分钟=60秒,1小时=60分钟的循环运转。为了修正电子钟在运行过程中产生的一些误差或其他认为错误,另设置校准功能,可以对电子钟的计时进行调整。其中,此模块的逻辑部分需Verilog语言实现并进行封装。此模块用到3个十进制计数器、2个六进制计数器和1个三进制计数器。

3.数码管译码显示模块

本电子钟采用数码管来显示,可以简单、直观地表现出确切的时间,实现其他配套功能。且数码管易于操作。此模块中有四个数码管,每两个数码管分别显示小时与分钟。由上一模块,即时间计数及校准模块中的时间计数器产生的数值,将其对应的七段码直接传送至相应的数码管译码显示。

4.判决模块

该电路判决信号连接至开关,当开关选中数码管某位后,经过判决器令改为停止计数,并开始1秒闪烁,按动按键可实现手动调整。

5.消抖模块

通常的按键所用开关为机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,一个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动。消抖在实践中,是相当必要的。此模块采用Verilog语言消除开关打开时电平抖动,使电子钟在实际操作过程中更加稳定。

四、     实现过程分析

在这个时钟电路的综合设计之中, Verilog语言设计以及原理图设计方法是它的核心部分。这种底层语言设计和顶层原理图设计方法相结合的综合设计方法,是大多工程项目的设计思路。打开电源后,该时钟可实现较为准确的时分时间显示功能。数码管上循环显示0到23小时以及0到60分,另有一个发光二极管实现秒计时显示。另外,当时间显示不准确时,电子钟有相应的校准模块对其调整。拨动对应数码管位开关可使该位间隔1秒闪烁,调节对应开关可选择加减模式,按动按键可实现加减调节功能。该时钟电路还具有实时清零功能键。

                                   

相关推荐