数字频率计开题报告

本科学生毕业设计(论文)

开 题 报 告

系(分院):      **************             

课题名称:       数字频率计的设计            

专    业:       电子信息工程                

班    级:       电信*******                 

学生姓名:       ************                

指导教师:       李宇春                      

日    期:      2012年12月23日             

一、           毕业设计(论文)选题的目的和意义:

1:毕业设计(论文)题目名称;数字频率计的设计

2:毕业设计(论文)有关的研究方向的历史、现状和发展情况分析

数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器,是电子系统的心脏,是决定电子系统性能的关键设备,随着现代通信、卫星、雷达和电子对抗等系统的发展对数字频率计提出了越来越高的要求。

数字频率计的主要实现方法有直接式、锁相式、直接数字式三种。

直接式的优点是速度快、相位噪声低,但结构复杂、杂散多,一般只应用在地面雷达中。

锁相式的优点是相位同步自动控制,制作频率高,功耗低,容易实现系列化、小型化、模块化和工程化。

直接数字式的优点电路稳定、精度高、容易实现系列化、小型化、模块化和工程化。

随着单片锁相式数字频率计的发展,锁相式和数字式容易实现系列化、小型化、模块化和工程化,性能也越来越好,已逐步成为两种最为典型,用处最为广泛的数字频率计。

数字频率计可用纯硬件实现法(可选的器件有通用的SSI/MSI/LSI集成电路、专用集成电路、可编程逻辑器件等);也可用纯软件实现法(可选的平台有PC机、单片机、 DSP器件等);一般考虑用软硬件相结合的实现法,但是实现的频率精度可能没有纯硬件实现的精确高,所以考虑用纯硬件来实现。

3:前人在本选题研究领域中的工作成果简述

基于VHDL语言设计数字频率计:数字频率计是数字电路中的一个典型应用,随着复杂可编程逻辑器件(CPLD)的广泛应用,以EDA工具作为开发手段,运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。用VHDL在CPLD器件上实现一种8 b数字频率计测频系统,能够用十进制数码显示被测信号的频率,不仅能够测量正弦波、方波和三角波等信号的频率,而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。

基于高速串行BCD码除法的数字频率计:采用VDHL编程设计实现的数字频率计,除被测信号的整形部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现,整个系统非常精简,而且具有灵活的现场可更改性。在不更改硬件电路的基础上,对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。

4:本毕业设计(论文)研究的主要内容和重点

数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此,频率的测量就显得更为重要。在现代通信设备测量系统中,不但要求电路产生频率准确的和稳定度高的信号,而且能方便的改变频率。石英晶体振荡起虽有很高的频率准确度和稳定度,但其频率只能在很窄的范围内进行微调。采用多谐振荡器电路中接入石英晶体,组成石英晶体多谐振荡器。

本课题采用数字电路来制作一个1HZ—1MHZ的数字频率计,并将所需得到的频率通过数码管显示出来。 数字频率计主要由四部分组成:时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。

放大整型电路:对被测信号进行预处理。

闸门电路:由556构成一个秒信号,攫取单位时间内进入计数器的脉冲个数。

时基信号:产生一个秒信号。

计数器译吗码电路:计数译码集成在一块芯片上,计单位时间内脉冲个数,把十进制计数器计数结果译成BCD码。

显示:把BCD码译码在数码管显示出来。

在本课题重点是产生一个秒信号。

二、研究方案

1:技术方案(技术路线,技术措施)

本课题是数字频率计,主要由放大整形电路,时基电路, 逻辑控制电路,计数器/译码显示电路组成。实现对被测信号的频率测量。

    由于测量信号的幅度范围是0.2-5V。而计数器的输入信号的条件是TTL电平,所以在输入计数器之前必须对输入信号进行幅度调整,待测信号fs经过隔直电容C1后进入下一级放大电路,在经过放大三极管Q1后使输入信号达到CMOS电路可以检测出高电平的幅度。

考虑到可以有测量误差范围。即Δ?x/?x≤±2×10-3 从最大的频率1000000HZ可知它的误差可以是1000000×2×10-3 =2×103 =2000HZ。从降低显示电路的复杂性和成本考虑。我们可以采用6位的显示办法。

在整个设计过程中,围绕所选的这个设计项目,从开始定项目起,努力查找资料:检索模电、数电及单片机教材和其它一些相关文献,网上搜索芯片功能,写设计任务书,从市场营销、视觉传达等角度拟定设计方案,到最终提出改善方案并完成最后的项目设计。

2:实施方案所需的条件(技术条件,试验条件)

    技术条件:完成本课题所需的技术条件,怎样产生一个秒信号、计数器开计时和停止计时信号和显示控制信号。

试验条件:示波器、音频信号发生器、逻辑笔、万用表、数字集成电路测试仪、直流稳压电源。

3:完成本设计需要解决主要问题和技术关键

    测量精度的绝对误差的实现Δ?x/?x≤±2×10-3

在1Hz~1MHz范围内及测试误差≤0.1%的条件下,进行小信号(测量电压<0.7V)的测量实现。

被测信号频率比较大时测量难度比大。

4:预期能达到的目标

(1)频率测量范围:1Hz~10kHz,10k Hz~100kHz,100k Hz~1MHz

(2)频率准确度:Δ?x/?x≤±2×10-2

(3)被测信号幅度:Vxm=(0.2~5)V

四、           工作进度及时间安排

学时分配:

1、开题论证阶段,(2周   2月20日—3月5日)。

2、分析、研究、设计、实施阶段、论文的编写,(9周  3月6日—5月7日)。

其中:4月2日前完成需求分析,并提交需求分析报告;

  5月7日前完成主要研究工作和撰写毕业论文初稿;

3、初审、打印、评阅阶段。(3周  5月8日—5月28日)。

其中:5月8日—5月21日,指导教师进行论文电子文档审阅(至少审三稿);

  5月22日—5月28日,论文打印、装订,实习提交资料装袋;

  6月3日—6月6日,指导教师审阅毕业设计(论文,提交资料);

  6月7日—6月9日,评阅教师评阅毕业设计(论文,提交资料);

4、答辩、总结 阶段 (2周 6月10日—6月18日)。

其中:6月10日—6月11日,毕业答辩;

  6月12日—6月18日,答辩小组评定成绩,写评语并上报系答辩委员会;

  6月19日—6月25日,系答辩委员会审核成绩和评语,毕业实习总结。

五、           预期成果

 实现在误差允许的范围内进行频率测量;实现在(0.2~5)V信号下进行频率测量

参考文献

[1]安森美半导体.安森美特性模拟集成电路器件数据.网址:http://onsemi.com.cn

[2]吉雷.Protel99电子电路设计[M].电子科技大学出版社出版社,2000.10

[3]胡宴如.模拟电子技术[M].高等教育出版社,2000     

[4]杨志忠.数字电子技术[M].高等教育出版社,2000

[5]张永瑞.电子测量技术基础[M]. 西安电子科技大学出版社,2002  

[6]罗胜钦.数字集成系统芯片[M]. 北京希望电子出版社,2002                     

[7]芯片资料.网址:http://www. alldatasheet.com.

 

第二篇:数字频率计的设计

数字频率计的设计

毕业论文(设计)材料

题 目: 数字频率计的设计

学生姓名: 骆 曼 学生学号: 0908030223 系 别: 电气信息工程学院 专 业: 电子信息工程 届 别: 2013 指导教师: 张 大 雷

一、毕业论文(设计)任务书

数字频率计的设计

二、毕业论文(设计)开题报告

数字频率计的设计

数字频率计的设计

数字频率计的设计

数字频率计的设计

数字频率计的设计

数字频率计的设计

数字频率计的设计

三、毕业论文(设计)评审表

数字频率计的设计

数字频率计的设计

相关推荐