数字电子技术实验

实验报告

学       校：    北京交通大学   

专       业：     通信工程      

班       级：     通信1103      

学       生：      王  兴       

学       号：     11211069      

20##年12月11日

目录

一、USB3.0. 3

1.USB 3.0定义... 3

2.USB 3.0标准的正式发布... 3

3．USB 3.0工作原理和插座示意图... 4

4．USB3.0技术解析... 5

5．USB 3.0的主要规格... 6

6．USB 3.0先进之处... 6

7．支持USB 3.0的操作系统... 7

8．USB3.0芯片开发实现方式... 7

9．USB 3.0的应用... 8

10．USB 3.0的发展... 8

二、IEEE-1394接口及其发展... 8

三、eSATA接口及其发展... 9

四、感想... 9

五、参考文献... 10

数字电子技术实验

王兴（通信1103，学号：11211069）

（北京交通大学，电子信息工程学院，北京：100044）

一、实验目的

1.掌握中频自动增益数字电路设计, 提高系统地构思问题和解决问题的能力。

2.通过自动增益数字电路实验, 系统地归纳用加法器、A/D和D/A转换电路设计加法、减法、乘法、除法和数字控制模块电路技术 。

3.培养通过现象分析电路结构特点，进而改善电路的能力。

2.基本要求

（1）用加法器实现2位乘法电路。

（2）用4位加法器实现可控累加/累减（加/减，-9到9，步长为3）电路，和最大为十进制数99。

（3）用4位移位寄存器实现可控乘/除法（2到8，步长为2n ）电路。

3.发挥部分

（1）用D/AC0832实现8k～10k模拟信号和8位数字信号输入，模拟信号输出的可控乘/除法电路。

（2）设计一个电路，输入信号50mV到5V峰峰值，1KHZ～10KHZ的正弦波信号，输出信号为3到4V的同频率，不失真的正弦波信号。精度为8位，负载500Ω。

（3）发挥部分（2）中，若输出成为直流，电路如何更改。

 

二、设计方案及论证

1.任务分析

（1）2位乘法器

题目要求用加法器实现两位二进制乘法电路。首先设两位二进制数分别为和，乘法输出结果为。如右图，根据乘法计算规则可得：

=

=

0或1

由此可见，以上逻辑方程中只有四个与项：、、、，把这四个与项分别对应相加，即可得到最后乘积的不同的位。于是，可以使用一片与门芯片74LS08，和一片四位加法器74LS283来实现2位乘法器。

（2）可控累加/减法电路

根据题目要求可知，该题总的有三个要求：首先要能累加累减，其次是可以变换步长，最后要求加减范围是0—99。根据要求，该电路总的可以分为四个模块：加/减控制模块、步长控制模块、加减范围控制模块，还有锁存显示输出模块。

对于加减控制模块，有现成的四位加法器74LS283数字芯片，但是没有减法芯片可以使用。根据已学知识，可以将减法转换成加法来计算。其原理是，减去一个数可以看做是加上一个负数，于是加减法就全部统一成了加法。也就是说用加法芯片就可以实现减法。

对于步长控制模块，由于将减法转换成了加法，于是只需要设计一个3-6-9的序列发生器，然后用开关切换序列在3-6-9之间变换即可。

对于加减法范围控制模块，可以设计一个清零电路，当数累加到十进制的99时，利用清零电路将输出清零，重新从零开始相加。

对于锁存显示输出模块，由于要求的是累加，所以必须把前一个的加法结果送回加法器继续累加，并且还要将结果显示输出。

这几个模块合在一起就构成了一个完整的可控累加/减法电路。

（3）可控乘/除法电路

根据题目要求可知，该题总的有三个要求：首先要能可控乘除，其次是可以变换步长，最后要求加减范围是0—64。根据要求，该电路总的可以分为四个模块：乘除控制模块、步长控制模块、乘除范围控制模块，还有显示输出模块。

对于乘除控制模块，市场上没有现成的乘除法芯片可用，但是根据乘除法的定义，将一个二进制数左移可以实现乘法，右移可以实现除法。因此，只需要用移位寄存器就可以实现乘2-4-8，或者除2-4-8.。

对于步长控制模块，由于左移一位表示乘以2，右移一位表示除以2。那么乘4就相当于左移两位，乘8就等价于左移3位，除4、除8同理。但是移位寄存器在脉冲的作用下只能一位一位的移动，不能一次移动两位或者三位。因此，在步长控制方面就得使用锁存器在移动相应位数之后，再显示输出。这样就实现了乘除4、8等。

对于加减法范围控制模块，由于要求最大为64，那么二进制数至少得7位，于是可以选用两片双向移位寄存器74LS194级联构成8位的双向移位寄存器来实现0—64的乘除法。

对于显示输出模块，要求的是累乘/除，但是由于选用的是74LS194双向移位寄存器，故不需要锁存，直接显示输出即可。

这几个模块合在一起就构成了一个完整的可控乘/除法电路。

（4）D/A0832实现乘法电路

（5）D/A0832实现除法电路

（6）自动控制增益电路

文字说明及理论计算

 

2.方案比较

（1）2位乘法器

    该电路可采用两种方案，一种是利用三-八译码器74LS138和四位加法器74LS283构成电路，但是这种电路连接较为复杂，对电路焊接和在实验箱连接较为麻烦，因此本实验不采用这种电路。另一种是利用与门芯片74LS08和四位加法器74LS283构成两位乘法器。这种电路简单明了，思路清晰易懂，故实验采用第二种方案。

（2）可控累加/减法电路

该电路有两种方案，一种是通过一个按键实现+3，+6，+9，-3，-6，-9之间的切换，也就是说，按键6次是一个循环。但是该电路使用了大量的与门74LS08、与非门74LS00和双倍的异或门74LS86，在电路连接时比较麻烦，优点是操作很方便。步长控制主要是由触发器和74LS08、74LS00来实现的，连接时很容易出错。

另外一种方案则显得更加模块化，原理清晰易懂。只是用了一半的74LS86，并且大量较少了逻辑芯片的的使用，使电路显得更加简单，焊接更加方便。另外步长、加减可以单独控制，是操作更加灵活，稍作修改还可以实现单步加减操作。所以实验采用这种方案来实现。

（3）可控乘/除法电路

该电路的有两种思路，一种是利用触发器来锁存每一次移位所得的数据，然后再根据乘除的步长在适当的时候开启触发器使输入端的数据送到输出端，实现X4，X8的控制。然而这种方案有一个很大的缺点，那就是开始乘除第一次的时候，由于外部按键的时间不固定，就会与移位时钟不统一，导致第一次乘除出错，只要过了第一次后面的乘除都是稳定的，不会再出错。可见这种方案的可靠性不是很好。

另外一种方案则采用电路内部控制移位显示输出。最开始的时候，负责乘除的移位寄存器不移位，当按下乘除按键后，在脉冲时钟的作用下，控制步长的移位寄存器与控制乘除数据的移位寄存器同时开始移位。步长控制部分根据设定步长，可以分别使在移动了一位、两位、三位后自动控制乘除数据的移位寄存器使之暂停移位，并将结果输出。没有使用触发器锁存数据，但是由于移位速率很快，人的肉眼是无法察觉中间移位数据的。由于采用了电路内部自动控制移位，因此该电路的乘除很稳定，不会出错。另外采用了统一的时钟脉冲电路，使用芯片数量也相对相对较少，步长控制、乘除控制也是相对独立的，操作很灵活。因此实验采用的是该方案。

至少两种方案

3.系统结构设计

（1）2位乘法器

 

（2）可控累加/减法电路

 

（3）可控乘/除法电路

 

文字说明及原理框图

 

4.具体电路设计

（1）2位乘法器

其电路原理图如下：

该电路主要由两位数据组合模块、乘积相加模块做成

电路原理图中，先用拨码器输入两个二位乘数和，然后用与门芯片74LS08构造出的四种不同组合，作为四位加法器74LS283的相应输入，由四位加法器74LS283算出最后乘法结果，乘积用数码管加以显示。

（2）可控累加/减法电路

如下图所示，分别是方案一和方案二的整体电路：

 

 

从以上原理图可以看出，方案二比方案一简单的很多。方案二主要由以下几部分来构成：步长控制模块、加减控制模块、转补码模块、加减数据模块、清零模块这几部分组成。

 

步长控制模块

该部分从B输入端置入一个3，输入进位为0，A端输入从该模块的输出（初始输出为0）引入实现3-6-9累加变换。四位加法器74LS283（U3）实现3-6-9输出到触发器74LS273锁存，并在脉冲信号的作用下输出该模块。由于是3-6-9变化，当输出9以后，再加三就成为12（二进制为1100），由此可以使用一个与非门将二进制最高位和次高位信号反馈到触发器74LS273的清零端实现清零。通过按键S1产生脉冲实现三个步长的循环出现。

加减控制模块：

该部分由一片异或门芯片74LS86将步长控制模块送来的步长转换成补码。通过按键Key的控制，使四个异或门的一个输入为1或者0，当输入为0时，转换后的补码为原来的输入数据，实现加法；当输入为1时，将步长转换成补码形式，加上步长的补码就是减去步长，即实现了减法 。

数据加减部分：

该模块中，U1为低位片，U2为高位片。不管是高位片还是低位片，其A端输入均为该模块输出端反馈回来的数据，实现累加。低位片U1的B端输入为为补码变换部分送来的数据。当为加法时，低位片进位输入端、高位片B端输入和进位输入均为0；当为减法时，低位片进位输入端、高位片B端输入和进位输入均为1，实现加补码，即减法运算。触发器使用外部时钟，以实现数据传送，时钟越快，累加速度越快，当然也可以改成按键，实现单步累加/减.

清零模块：

由于加减范围是十进制的0-99，即加到大于99就得清零处理。当基数为93、96、99时就可能溢出，其溢出时的值只可能为102、105和108，这三个数的二进制数分别为：102（0110 0110）、105（0110 1001）、108（0110 1100）。

由此可见，：溢出时，高位的中间两位均为1，引入上面的两个与非门U21A、U21B组成的系统时，可以输出1给下面的与门U21C，只要下面与门U21C的另一个引脚也输入1，清零信号就能输出0使触发器74LS273输出清零（74LS273的清零端为低电平有效）。当下面的当这两位全不是1时，上面两个与门输出为0，清零信号只可能输出1，不会清零。另外再将低位数据的高位和次高位用或门芯片74LS32引入到U21C的其中一个输入共同控制清零信号。只有当低位数据的高位与次高位至少有一个为1，同时高位数据的中间两位为1时，清零信号才为0。实现触发器输出清零。

（3）可控乘/除法电路

该电路主要由步长控制部分、移位控制控制和数据移位模块组成。

步长控制模块：

该模块中，先由输入端置入一个8（1000），然后通过开关产生脉冲使双向移位寄存器74LS194产生移位，并输出数据。Qc接SR以实现循环移位，产生2-4-8循环变换，来实现步长控制。

 

移位控制模块/数据移位模块：

上图中，除了U1、U2属于数据以为模块以外，其他均属于移位控制模块。为方便原理说明，将这两个模块合起来说明。U3用于接收由步长控制模块送来数据，以控制乘除的步长。最开始的时候，由开关S3置入初始数据1，U3的Qd输出为0。此时，U1、U2、U3的移位控制S0S1=00，不移位保持当前的输出数据，输出的数据为1。

假设输入步长为2，当乘除控制为高电平时，拨动开关S2产生脉冲使U1、U2、U3的移位控制S0S1=01，在外加时钟信号的作用下，U1、U2、U3同时开始向高位移位，三者都移动一位后，U3的Qd输出1，使U1、U2、U3的移位控制S0S1=00，三者同时停止移位，输出乘以一次2后的数据，连续拨动开关S2则继续移位（乘2）。当步长为4或8时，同理，只是此时U3中要经过两次或三次移位才能使Qd为1，停止移位，由于外部时钟信号的频率很高。中间数据肉眼是无法察觉的，于是实验的乘4、乘8。

完整的电路原理图及文字说明

 

三、制作及调试过程

1.制作与调试流程

2.遇到的问题与解决方法

四、系统测试

1.测试方法（含接线图）

2.测试数据（表格）

3.数据分析和结论

五、系统使用说明

1.系统外观及接口说明

含2～3张实物照片

2.系统操作使用说明

六、总结

1.本人所做工作

2.收获与体会

3.对本课程的建议

七、参考文献

 

第二篇：数电实验报告5

实验报告

实验五  自动售货机的实现___状态机及其应用

专业班级：自动化

  学号：XXXXXXX  姓名：XXX

  学号：XXXXXXX  姓名：XXX

实验地点： 理工楼901      实验时间：2011/12/30

实验五  自动售货机的实现___状态机及其应用

一、实验目的

1、熟悉D触发器的结构及工作原理。

2、实现通过画状态图、真值表、设计电路等步骤实现实际问题的电路化。

二、实验内容

完成自动售货机的设计。要求：有两种硬币：1元或5角，投入1元5角硬币输出货物，投入2元硬币输出货物并找5角零钱。

状态定义：S0表示初态，S1表示投入5角硬币，S2表示投入1元硬币，S3表示投入1元5角硬币，S4表示投入2元硬币。

输入信号：state_input(0)表示投入1元硬币，state_input(1)表示投入5角硬币。输入信号为1表示投入硬币，输入信号为0表示未投入硬币。

输出信号：comb_outputs(0)表示输出货物，comb_outputs(1)表示找5角零钱。输出信号为1表示输出货物或找钱，输出信号为0表示不输出货物或不找钱。

根据设计要求分析，可用摩尔型状态机实现。其状态转换图如图所示。其中状态为S0、S1、S2、S3和S4；输入为state_input(0,1)；输出为comb_outputs(0,1)；输出仅与状态有关，因此将输出写在状态圈内部。

注意：

（1）注意利用触发器的R、S端，在系统上电时设置初始状态。

（2）确保系统能够自启动。

（3）先将时钟配置到DE2_70上的KEY0，模拟单脉冲时的执行情况；再将时钟配置到系统       50MHZ，观察系统的运行情况。

三、实验仪器及设备：

一、PC机        二、 QuartusⅡ 9.0      三、 DE2-70   四、显示器

四、实验步骤

（1）新建一个 quartusII 工程，用以在DE2_70平台上实现所要求的电路。

（2）设计状态机，基于D触发器和门电路，实现所要求的自动售货的功能。

（3）建立一个BDF文件，实现所要求的功能。用DE2_70  平台上的开关模拟输入，数码管或LED灯模拟输出。

（4）参照de2_70_pin_assignments.csv中的引脚分配表配置引脚。

（5）编译工程，完成后下载到FPGA中。

（6）拨动波段开关并观察七段数码管或LED的显示，以验证设计的功能是否正确。

   

六、实验思考题

（1）有限状态机的设计步骤是什么？其中的难点在哪里？

       答：第一步：原始状态图和原始状态表的建立。

第二步：状态化简。

第三步：状态分配

第四步：做出状态转移和激励列表。

第四步：写出激励方程和输出方程。

第五步：做出逻辑图。

难点是状态图和状态表的建立。

（2）什么是MOORE型状态机？什么是MEALY型状态机？它们的设计过程和工作表现有何不同？

       答：moore状态机其次态有现态和输入共同决定是他们的函数，其输出和输入没有关系，有现态唯一决定，也就是说一个现态有一个唯一的输出

mealy状态机的次态和moore状态机一样有现态和输入共同决定，但是他的输出不但与现在有关还和输入有关，输出有现在和输入共同决定，是他们的函数。也就是说一个现态根据不同的输入会有不会的输出

（3）你对时序电路是如何理解的？对时序电路的设计有何见解？

       答：　时序电路，它是由最基本的 逻辑门 电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路，与 组合电路 最本质的区别在于时序电路具有记忆功能。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路，如 触发器 、 锁存器 、 计数器 、 移位寄存器 、 储存器 等电路都是时序电路的典型器件。时序逻辑电路的状态是由存储电路来记忆和表示的。

（4）使用单脉冲和50MHZ频率工作时，系统的表现有何不同？

       答：使用单脉冲时，给一次时钟新号，状态改变一次；而使用50MH时状态自动改变。

（5）你对层次化、模块化的设计思想有何体会？

       答：层次化：更加稳定，模块化：便于扩展、更新

（6）实验中遇到的主要问题是什么？

答：由状态图和真值表进行化简并画出逻辑电路

（7）本次实验的主要收获是什么?

答：本设计，满足了本次试验设计的任务要求，改变输入状态时，数码管循环显示不同字符。通过这次设计我们了解并掌握VHDL硬件描述语言的设计方法和思想，使自己能将已学过的数字电子系统设计、VHDL 程序设计等知识综合运用于电子系统的设计中，基本掌握了运用VHDL 设计电子系统的流程和方法，加强和培养了自己对电子系统的设计能力。