四人智力竞赛抢答器

一、设计目的

1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。

2.熟悉数字集成电路的设计和使用方法。

二、设计任务与要求

1、设计任务

设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。

2、设计要求

(1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。

(2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。

(3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。

(4)抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。

(5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。

(6)可用石英晶体振荡器或者555定时器产生频率为1H_z的脉冲信号，作为定时计数器的CP信号。

三、四人智力竞赛抢答器电路原理及设计

1、设计方案

抢答器具有锁存、定时、显示和报警功能。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。抢答时间设定9秒，报警响声持续1秒。接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。

2、系统框图  

当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。报警电路给出声音提示。当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。最后在显示电路中显示出所按键选手的号码。若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。如图1.

                              图1系统框图

3、方案比较

方案1：采用CD4511芯片作为抢答信号的触发、锁存和译码输出。这样虽然比较简便，但实际在实现锁存功能时比较繁琐难实现。

方案2：采用D触发器和译码器来完成抢答部分。虽然元件较多，但在实现锁存功能时可以简单的实现。

经过对比两方案的优缺点，决定采用抢答信号锁存简单实现的方案2。然后利用软件Multisim来进行仿真调试，再进行逐步改进。

4、单元电路设计及元器件选择

（1）抢答电路

电路如图2所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁定74LS175的功能真值表即优先抢答者的编号，同时译码显示电路显示选手编号；二是要使其他选手随后的按键操作无效。

                          图2 抢答电路

其工作原理为：当主持人控制开关处于“清除”时，D触发器的清零端为低电平，使D触发器被强制清零，输入的抢答信号无效。当主持人将开关拨到“开始”时，D触发器Q非端前一状态为高电平，四个Q非端与在一起为高电平，再和抢答按键信号和借位信号与在一起给D触发器的脉冲端，当没人抢答时，抢答信号为低电平，与门U11输出端为低电平给D触发器脉冲端，当一有人抢答时，抢答信号为高电平，并和U2的输出信号和借位信号与在一起，使得U11输出端为高电平给D触发器，于是D触发器就有一个上升沿，使得抢答信号经D触发器触发锁存再经过译码器74ls48译码，把相应的信号显示在数码管上。另外，当选手松开按键后，D触发器的Q非前一状态为低电平，与在一起后给与门U11,使得U11的输出端为低电平给D触发器，则D触发器的脉冲输入端恢复原来状态，从而使得其他选手按键的输入信号不会被接收。这就保证了抢答者的优先性及抢答电路的准确性。当选手回答完毕，主持人控制开关S是抢答电路复位，以便进行下一轮抢答。        

（2）定时电路

 节目主持人通过按复位键来进行抢答倒计时。如图3。定时9秒，把74LS192

对应的9，10，1，15四个端子预置为“1001”。计数器的时钟脉冲由秒脉冲电路555提供。当复位开关按下时，给74ls192一个低电平，从而开始倒计时，每来一个脉冲信号进行减计数一次。当有选手抢答或借位信号时，就使得74ls192的输入脉冲变成低电平，从而实现倒计时的停止。再按复位键时，再一次倒计时。

图3    定时电路

（3）报警电路

由74ls121和蜂鸣器构成的报警电路，但仿真中没有74ls121，因此用功能相同的MONOSTABLE VIRTUAL（后文简称A1）来代替仿真，如图4所示。其中A1的脉冲输入端是由复位信号和Q非的与信号和借位信号与在一起来提供的。当其中一个信号为低电平时，使得A1得到一个下降沿脉冲，从而使A1的Q端输出一个宽度为一秒的高电平，那么蜂鸣器就会响一秒。反之，电路停振，蜂鸣器不响。

图4   报警电路

（4）时序控制电路

时序控制电路是抢答器设计的关键，它要完成以下三项功能：

1）主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。

图5  抢答与定时时序控制电路

2）当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。

3）当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。

根据上面的功能要求，设计的时序控制电路如图5所示。

图5中，U2与门74ls21作为抢答的控制信号；U12与门74ls11和U13与门74ls21的作用是控制时钟信号CP的放行与禁止；U11与门74ls11的作用是控制74LS175的输人脉端，U10的作用是控制74ls121的输入脉冲端。工作原理是：主持人控制开关从“清除”位置拨到“开始”位置时，74LS175的输出 Q^！=1，U2输出为1，借位信号为1，则U12输出为1，使U13输出为1，则时钟信号CP能够加到74LS192的时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则“定时到信号”为1，U11和U13的输出为1，使 74LS175和74ls192处于正常工作状态，从而实现功能（1）的要求。当选手在定时时间内按动抢答键时，Q^！＝0，U2输出为0，封锁 CP信号，则U12输出为0，使U13输出为0，定时器停止倒计时处于保持工作状态；同时,U11的输出为1使D触发器触发而输出信号 ，也使U10输出为0，给了74ls121一个上升沿，使74LS121处于工作状态给蜂鸣器一个一秒的高电平，从而实现功能（2）的要求。当定时时间到时，则“定时到信号”为0，U10输出为0，有给了74ls121一个下降沿，使 74LS121处于工作状态给蜂鸣器一个一秒的高电平，禁止选手进行抢答。同时，U13输出为0，封锁 CP信号，使定时电路保持0状态不变，从而实现功能（3）的要求。集成单稳触发器74LS121用于控制报警电路及发声的时间。

（5）元器件列表

                        

 表1

5、四路抢答器总电路图

图6  总电路图

电路实图：

图7  电路板正面

图8  电路板反面

四、成品调试

把电路焊好后，首先是对照电路图逐一检查电路有没有漏焊，经检查发现有几个管脚没接，于是细心地接上。然后用万用表逐一检查有没有虚焊或线路断路或线路短路，但没发现有虚焊等问题。下一步就接通电源调试，但电路完全没反应，然后用电源逐个模块进行检查，发现有些管脚还没接上，于是在对照电路图细心地检查，改进后再进行接电调试，先测试脉冲的输出，正常，如图9和图10。但下一步发现倒计时是从“6”开始，然后查找74ls192的相关资料才知道其输出端不只是数字“9”才有“1001”出现，在“6”的时候也是这样（我把“1001”两边的“1”用或门或在一起作为反馈信号），所以修改电路图把74ls192的反馈信号改接到其借位信号输出端，再进行调试，这次欣喜地发现功能已经实现了，最后完善一下电路，宣告成品大功告成。

  

图9  555输出脉冲                   图10 74ls121输出脉冲

五、设计过程中的问题和解决办法

（1）在设计方案时，遇到了信号不能锁存的问题。经过查找资料，了解如何通过D触发器的输出信号来反馈回D触发器的脉冲端来进行锁存。

（2）在仿真时遇到了555不能仿真和没仿真元件74ls121的问题。通过翻阅书本了解555如何准确使用和上网搜索74ls121的代替元件来解决。

（3）当焊完电路调试时，数码管没显示。于是对照电路图来逐一检查，发现有些管脚没接上。例如数码管的接地端没接地、74ls192的CLR脚没接地等等。

六、设计成品的优点与不足

优点：元器件较少，功能满足要求

不足：

（1）在设计时，用了D触发器来进行抢答信号的筛选和锁存，在同时按下S0和S1时（其同时按下的几率较小，其可精确到微秒甚至纳秒级，但情况还是会存在的）会显示“3”，而按S2时也会显示“3”，所以显示“3”的几率大一点，但几率很小。

改良：可改用编码器和锁存器来代替D触发器。

（2）电路跳线较多，使得电路板外观不好。

改良：焊线路前应细心考虑元件的排布和线路的连接。

七、心得体会

这一课程设计使我们将课堂上的理论知识有了进步的了解，并增强了对数字电子技术这门课程的兴趣。了解了更多电子元件的工作原理，如：74LS121、74LS48、74ls192等。但同时也暴露出我在知识上掌握不足等缺点。其次在此次设计过程中由于我们频繁的使用一电子设计软件如：Multisim等，因此使我熟悉了软件的使用，同时在电脑的电子设计和绘图操作上有了进一步提高。加上在设计过程中遇到了一些问题，使得我得查找相关资料，从而增长知识的同时增强解决问题和动手的能力，锻炼我做事细心、用心、耐心的能耐。这一课程设计，使我向更高的精神和知识层次迈向一大步。所以在以后的学习生活中，我会努力学习，培养自己独立思考的能力，积极参加多种设计活动，培养自己的综合能力，从而使得自己成为一个有综合能力的人才而更加适应社会。

 

第二篇：课程设计报告(四人智力抢答器)

智力竞赛抢答计时器

一、 设计要求与任务

1设计任务

智力竞赛抢答器是一名裁判员，他的任务是从若干竞赛者中确定最先抢答者，并要求参赛者在规定的时间里回答完问题。

本设计要求设计一个四人参加的智力竞赛抢答器，每个参赛者控制一个按钮，用按动按钮发出抢答信号；竞赛主持人另有一个按钮，用于将电路复位，竞赛开始后，先按动按钮者将对应的一个发光二级管点亮，此后其他三人再按动按钮对电路不起作用，同时电路具有回答问题时间控制功能，要求回答时间小于60秒（显示0~59），时间显示选用倒计时方式，当达到规定时间时给出警告（警告灯闪烁）。 2设计要求

1）4名选手编号分别为1，2，3，4；各有一个按钮，按钮的编号与选手编号灯对应，也分别为1，2，3，4；

2）给主持人设置一个控制开关按钮，用来控制系统清零（抢答显示灯，数码管灭灯）和抢答的开始。

3）抢答器具有数据锁存和显示功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即补锁存，并输入编码电器，并在抢答显示器上显示时钟倒计时，封锁其他选手抢

答。直到抢答倒计时回到“0”后，回答时间到，由主持人将系统清零；

4）抢答器具有定时（60秒）回答功能，当主持人按下开始按钮，并有选手第一时间抢答时，定时器开始计时，并在数码管上显示倒计时时间，倒计时结束时，回答时间到，蜂鸣器音响持续1秒，由主持人手动清零，进入下一道题的抢答环节；

5）计时器采用频率为1HZ的脉冲信号作为定时计数器的CP信号，抢答电路中74LS161，CP则采用1KHZ，观察较为明显些。

二、 硬件电路设计及描述

由于设计任务是倒计时器，所以要用到减法器，又因为是十进制的所以我选择的主要芯片是74LS192两片，抢答功能，我利用了74LS161的预置功能，若有选手抢答时，74LS161不断反馈，不断循环预置功能，预置后，其他选手再按下抢答开关，也显示不出来，被封锁；接下来是实现显示的功能，我用的是74LS48芯片和共阴极七段显示器个两片，再根据需要我还用了74LS00（与非门）、74LS04（非门）。其中，74LS04（非门）用两片。

1、74LS192

74LS192是一种十进制同步加 / 减计数器（双时钟），它的逻辑符号和引脚图分别为图（1）和图（2）所示：

图（1）图（2）

192 的清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。192的预置是异步的。 当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3） 即可预置成与数据输入端（P0～P3）相一致的状态。

192的计数是同步的，靠 CPD、CPU同时加在 4 个触发器上而实现。在CPD、CPU上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。 当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。 当把TCD和TCU分别连接后一级的CPD、CPU，即可进行级联。

74LS192的引脚功能如下：

TCD错位输出端（低电平有效）、TCU进位输出端（低电平有效）、CPD减计数时钟输入端（上升沿有效）、CPU加计数时钟输入端（上升沿有效）、MR 异步清除端、P0 ～ P3 并行数据输入端、PL异步并行置入控制端（低电平有效）、Q0 ～ Q3 输出端 。

2、74LS161

74LS161是常用的四位二进制可预置的同步加法计数器，他

可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，本次实验，采用了74LS161的预置功能，若有选手抢答时，74LS161不断反馈，不断循环预置功能，预置后，其他选手再按下抢答开关，也显示不出来，被封锁；如下所示：

<74ls161引脚> 图3 管脚图介绍：

时钟CP和四个数据输入端P0~P3

清零/MR

使能CEP，CET

置数PE

数据输出端Q0~Q3

以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET)

<74LS161功能表1>

从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=

Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

三、 电路图及电路功能描述

四人智力抢答器的原理图如下图（4）所示：

图（4）

根据原理图可知，倒计时器电路的原理是用减法器来倒计时，然后再用译码器和显示器将结果显示出来，在显示倒计时的时候，我还用了蜂鸣器和灯来作为提示的效果，以作为抢答回答时间限制，当作一个反馈。

图中，74LS192芯片仅仅是用来选手回答问题的一个时间倒计时，CP采用了1HZ的脉冲作为定时计数器的CP信号；重点在于，74LS161的抢答功能，在74LS161芯片中，四输入，

分别是四组参赛选手的抢答按钮，四输出，接参赛选手对应的抢答灯号；输出过程中，将各个选手的输入分别用非门进行一次反向输出，再两两相与非，两两相与非的结果再非一次，再与非，最终的输出接回74LS161的LD端，从而实现了74LS161的预置功能，通过不断的预置，预置后，其他选手再按下抢答开关，也显示不出来，被封锁；从而达到了抢答功能。抢答并回答时间到后，由主持人手动将系统清零，进入下一抢答环节。

四、 必得体会

在此次的课程设计中，我遇到了很多的问题，（有自身基础知识不扎实，原理掌握的不够）主要有一下几方面：

起初，面对整个设计一点头脑都摸不到不知道从何下手，总觉得整个设计很庞大。后来，经过和同学的相互交流，渐渐的觉得这个设计并不是想象中的那么困难，于是，有了一定信心的我慢慢开始琢磨如何进行设计。由于没有完整的操作与实践过程，所以很难对自己的设计进行完整而全面的评估，所以也就不能在发现问题时要根据现象判断问题出在哪，然后去找原因，再去寻求解决的办法，所以，设计中的问题还请老师指正。

其次，使我感悟最深的是数字电路设计需要的不仅是深厚的知识功底和严谨认真的科学态度，更要有坚忍不拔的毅力和勇于探索的勇气。只有对所有的器件（譬如芯片）有很好的了解之后才能去选择正确的器件设计电路。好的电路设计不仅要

求正确，而且是最简单的，这里说的最简单不是说要每个器件都要最简单的，如果那样我们也不必去选择器件，只需用门电路就可以设计了，我们要的是对整体电路来讲是最简的，尽量在功能齐全的前提下减少所用器件的数量。

最后，我认识到态度要端正，作风要严谨。对数字电路来说，逻辑性非常强，每一个环节都要弄得清清楚楚，有一点漏洞，结果都不可能出来，电路时非常有原则的事，不会跟你讲情面的。

以上是我完成数字电路课程设计后的一些心得体会。在此感谢在这过程中给我帮助的同学，以及给我悉心指导的老师。

五、 参考文献

张宗念，李明旭编，《数字电子技术实验及课题设计》。自编教材，2004

郁汉琪主编，《数字电子技术实验及课题设计》，高等教育出版社，1997

田良、王尧、黄正瑾等编，《综合电子设计与实践》，东南大学出版社，1999

林欣、崔卫群编，《数字电子技术》。清华大学出版社，2005