《数字电子技术》

课程设计

学院：核工程与地球物理学院

         

             姓

             学

 目录

一、设计课题................................................................................................................................... 1

二、设计任务................................................................................................................................... 1

三、设计要求.................................................................................................................................... 1

四、分析及设计过程....................................................................................................................... 1

五、实验内容................................................................................................................................... 9

六、设计心得及总结...................................................................................................................... 10

七、附录一：时钟原理图……………………………………………………………………………………...11

一、设计课题

多功能数字钟电路设计.

二、设计任务

给定的主要器件：

三、设计要求

1、数字钟的功能要求

①基本功能

        以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位可以用发光二极管指示，小时的十位亦可以用发光二极管指示，灯亮为“1”，灯灭为“0”。小时计数器的计时要求为“12翻1”。要求手动快速校时、校分或慢校时、慢校分。

②扩展功能

        定时控制，其时间自定；仿广播电台整点报时；触摸报整点时数或自动报整点时数。

2、设计步骤与要求

    ①拟定数字钟电路的组成框图，要求设计优化，电路功能多，器件少，成本低。

   

②设计并安装各单元电路，要求布线整齐、美观，便于级联与调试。

  

 ③测试数字钟系统的逻辑功能，使满足设计功能的要求。

   

④画出数字钟系统的整机逻辑电路图。

   

⑤写出课程设计实验报告。

四、设计分析于过程

        本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路与时序逻辑电路的综合应用。通过学习，要求掌握多功能数字钟电路的设计方法、装调技术及数字钟的扩展应用。

1、数字钟的功能要求

  （1）基本功能

①准确计时，以数字形式显示时、分、秒的时间；

②小时的计时要求为“12翻1”，分和秒的计时要求为60进位；

③校正时间。

  （2）扩展功能

①定时控制；

②仿广播电台整点报时；

③报整点时数；

④触摸报整点时数。

 2、数字钟电路系统的组成框图

        如图S1-1所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。

        系统的工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，然后经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时可以用校时电路校时、校分、校秒。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。

图S1-1　　多功能数字钟系统组成框图

 

3、主体电路的设计

       主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件或电路的设计。

 

（1）振荡器

       振荡器是数字钟的核心，振荡器的稳定度和频率的精准度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。如图S1-2所示电路为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好得到1Hz的标准脉冲。

       如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡器频率f_O=10³Hz，电路参数如图S1-3所示，其中10KΩ电位器RP可微调振荡器的输出频率f_O。

 

（2）分频器

       分频器的功能主要有两个：一是产生标准秒脉冲信号；二是可提供功能扩展电路所需要的信号，如仿电台报时用的10³Hz的高音频信号和500Hz的低音频信号等。选用中规模集成电路计数器74LS90可以完成上述功能。如图S1-4所示，将3片74LS90进行级联，因每片为1/10分频器，3片级联正好获得1Hz的标准秒脉冲。由74LS90的功能表可得，当它接成BCD十进制计数器时，Q_A的输出是输入脉冲CP的2分频，所以第1片74LS90的Q_A输出脉冲的频率为500Hz。

     

图S1-3　555振荡器

图S1-4　振荡器与分频器电路

 

（3）时分秒计数器

        分和秒计数器都是模M=60的计数器，采用中规模集成电路十进制计数器至少需要2片，因为10<M<100。它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规律为00—01—…—58—59—00…。选用74LS92作为十位位计数器，74LS90             作个位位计数器，再将它们进行级联组成模数M=60的计数器。

         时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。由此可见，时计数器的个位有0~9十个状态，十位只有0和1两种状态，因此，十位位可以采用仅有两个状态的集成触发器，如双D触发器74LS74（只用其中一个D触发器）。时的个位虽然只有0~9十个状态，但其重复周期需要输入13个时钟脉冲，因而需要采用功能较灵活的4位2进制计数器，这里选用74LS191。再将74LS74与74LS191通过控制门和反馈控制线进行级联，组成“12翻1”的小时计数器。

 

（4）译码显示电路

        译码显示电路的作用是将时分秒计数器输出的4位二进制代码翻译并显示出相应的十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴发光二极管数码显示器BS201/202，则译码驱动器应选配74LS48。

 

（5）校时电路

        当数字钟接通电源或者计时出现误差时，均需要校正时间，校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，本课题只进行分和小时的校正。

        对校时电路的要求是，在进行小时校正时不影响分和秒计数器的正常计数，同理，进行分校正时不影响秒计数器的正常计数。校正时间的方式有“快校时”和“慢校时”两种，其中“快校时”是，通过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉冲计数，当计到需要校正的时间时，再使计数器转入正常计数。“慢校时”是用单脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则计数器加1，当计到需要校正的时间时，再使计数器转入正常计数。由此可见，两种校时方式的电路应基本相同，不同的是校时脉冲的产生与控制方式有所区别。

    

                                                     

图S1-5　校时电路                   表S1-1　校时开关的功能

                                    

              

图S1-5所示电路为校“时”、校“分”电路。其中S₁为校“分”用的控制开关，S₂为校“时”用的控制开关，它们的控制功能如表S1-1所示。其中校时脉冲如果直接采用如图S1-4所示的分频器的10Hz的输出脉冲，当S₁或S₂分别为“1”时可进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。

        需要注意的是，图S1-5所示的校时电路是由与非门构成的组合逻辑电路，开关S₁或S₂为“0”或“1”时，可能会产生抖动，必要时还应将其改为去抖动开关电路。

 

（6）主体电路的装调

    

①根据图S1-1所示的数字钟系统组成框图按照信号的流向分级安装，逐级进行级联，这里的每一级是指组成数字钟的各功能电路。

    

②根据数字电路安装与调试基本方法，测试主体电路的逻辑功能。级联时，如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑功能不正常时，可以通过增加逻辑门进行延时或反相。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端V_CC加退耦滤波电容。

    

③画数字钟的主体逻辑电路图

           经过联调并纠正方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图。如果因实验器材有限，其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2只数码显示器。

五、实验内容

1、555振荡器的功能测试与调节

        555振荡器是我接线的第一步，作为整个实验的基础，只是非常重要的一步，该振荡器有一个555芯片和三个74LS90芯片构成，根据电路图接线能产生1000H_Z，500H_Z，10H_Z，1H_Z的频率。我采用的是将1H_Z的频率接到发光二极管上，有发光二极管跳变的速度来验证该频率是否为1H_Z ，若不是者通过调节电位器来调整它的频率。值得庆幸的是该步骤一步就成功了，为后续试验省下了不少时间。

2、时间计数电路的调节和测试

这部分电路是由一个74LS74芯片，一个74LS191芯片，两个74LS92和两个74LS90芯片按电路图连接而成的。由于秒位和分位刚好是六十进制由十进制的90芯片和二-六-十混合进制的92芯片刚好可以接成六十进制计数器，而时位则需要十二进制，当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒。也就是说时位的个位应取十进制，而再来3个信号后时位应变为00。这里时位的个位用191计数器计数，十位则可以采用74LS74芯片。然而当我按电路图接好线后数码管显示的是乱码，进过仔细的比对分析发现是电路芯片引脚接错而导致的，经过改正后数码管可以正常的显示。

3、74LS48译码器与数码管的测试与调节

        在实验中我们采用了共阴极数码管进行计数显示，并用74LS48译码器进行驱动。根据电路图接线后发现部分数码管会因电流过大而烧坏，因此外面在实验时在74LS48芯片引脚与数码管间串联的一个的电阻1K以防止数码管应电流过大而烧坏。

4、校正电路

        校正电路有74LS00芯片按电路图连接而成，由于一个00芯片有4个与非门，因此在接线时必须仔细小心，不然很容易出错。然而在我接好校正电路进行校正时发现对分位的校正进行的很顺利，然而对时位的校正却只能在1与2之间跳变，为此我花费了良久的时间分析和检验，遗憾的是还是没有得出原因所在。

六、设计心得及总结

     这次设计性实验是在接近期末考试的最后一个星期进行的，为此同学们都很努力用功，积极性很高，每天早晨去了实验室，好多同学都呆到晚上关门还舍不得回去。我也受到同学们的感染，全身心的投入到了实验当中去。但是有时候欲速则不达，尤其是实验这种需要细心和仔细的事情。每次都想努力快点做完他然而验证的时候就会出问题。很多同学为了把快要完成的实验做完，吃饭都顾不了，然而每次当外面看到完成希望的时候总会出现问题。虽然实验积极性可以肯定，但是我觉得这不合适，应该细心，一步一步慢慢做，做好一步检查一步，不能求快。在这次设计性实验中，我学到了很多的东西，以前学到的很多知识得到在实验中找到了联系和巩固，对芯片的结构，工作原理，和使用方法有了很深刻的体会和理解。熟悉了很多芯片的引脚，帮我复习了很多课本上的知识。同时也令我的设计思路，分析方法得到了锻炼。让我感受最深的是在实验中，由于出错需要回过去检查，因此让我对发现错误，检查问题的能力得到了很大的提高，同时也学到了做实验需要的具备的思想品质-谨慎，细心。此外，在本次的实验中我也体会到了科学研究的艰辛，虽然我们只是做一次实验，然而本次实验接的线非常多，而且面模版的插口比较紧，因此每次试验手都会好痛，皮都擦破了好几次，但是想到老师经常需要做比这更复杂更困难的实验，就体会到科学是需要付出的。同时和同学一起早出晚归，每天充足学习的日子是一段愉快难忘的记忆。

附录一

时钟原理图

 

第二篇：多功能数字钟—数电课程设计报告

  

《多功能数字钟电路设计与制作》

课程设计报告

班    级：   建筑设施智能技术二班

姓    名：         *****         

学    号：       ********          

指导教师：           *****            

20##年 11月 19日

目        录

一、  内容摘要……………………………………………3

二、  设计内容及要求……………………………………3

三、  总设计原理…………………………………………3

四、  单元电路的设计……………………………………6

1、  基于NE555的秒方波发生器的设计……………5

2、  基于74LS160的12\60进制计数器的设计……7

3、  校时电路的设计…………………………………9

五、  设计总电路图………………………………………10

六、  主要仪器及其使用方法……………………………10

七、  设计过程中的问题及解决方案……………………10

八、  心得体会……………………………………………12

九、  附录…………………………………………………13

多功能数字钟的电路设计与制作

一、内容摘要：

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。它可以实现数字电子时钟功能、仿电台整点报时功能、定时功能这三项基本功能。

二、设计内容及要求：

① 基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。

②扩展功能：定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。

三、总设计原理：

（1）数字电子计时器组成原理

 图1数字电子计时器的结构框图

（2）用74LS160实现12进制计数器

（3）校时电路

当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。为使电路简单，这里只进行分和小时的校准。校时可采用快校时和慢校时两种方式。校时脉冲采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。图3中C₁、 C₂用于消除抖动。

 

                        

图3 校时电路

4、时基电路

                            图4  由555定时器构成的多谐振荡器

5、定时控制电路

数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置进行控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。

例如，要求上午7点59分发出闹时信号，持续时间为1分钟。

7时59分对应数字钟的时计数器的状态为（Q₃Q₂Q₁Q₀）_H1=0111，分十位计数器的状态为（Q₃Q₂Q₁Q₀）_M2=0101，分个位计数器的状态为（Q₃Q₂Q₁Q₀）_M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路‘可以使音响电路正好在7点59分响，且持续时间1分钟停响。所以闹时控制信号Y的表达式为：

Y=（Q₂Q₁Q₀）_H1（Q₂Q₀）_M2（Q₃Q₀）_M1

如果用与非门和集电极开路门电路实现，上式可改写为：

6、仿电台正点报时电路

仿电台正点报时电路的功能要求是：每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出声响，以最后一声高音结束的时刻为正点时刻。

设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间为1秒。

根据以上设定可得到电台正点报时时的分十位状态Q_2M2Q_0M2=11（0101），分个位的状态为Q_3M1Q_0M1=11（1001），秒十位状态为Q_2S2Q_0S2=11（0101），秒个位的状态为Q_0S1=1（1、3、5、7、9）。而发低音还是高音只与秒个位有关，根据设定可列表如表1所示：

由表中的状态可总结出如下结论：秒个位的第三位Q_3S1可用来作为鸣低音或高音的控制信号，即

Q_3s1=0时，输入500Hz的低频信号至音响电路

Q_3S1=1时，输入1kHz的高频信号至音响电路。

表1   正点报时状态功能表

三、单元电路的设计：

1、基于NE555的秒方波发生器的设计

用NE555芯片以及外围电路搭建成一个多谐振荡器，通过设计外围电路的参数输出方波频率为1Hz，故称为秒方波发生器。由于脉冲的占空比对系统的影响不大，故把占空比设计为1/3。输出方波用作计数器及D触发器的clk信号。NE555定时器引脚图如图1所示，脉冲频率公式：

f=1／（R1+2R2）C㏑2

选择R1=47K，R2=47K，RV1=2K，C=10μF，形成电路图如图2所示：

图6

图7秒脉冲发生器

（2）基于74ls160的12\60进制计数器的设计

A、数字钟的秒和分位都是从0到60循环计数的，所以可以用用异步清零法设计60进制计数器作为秒和分的计数器。具体电路图如下            

图8 74LS160引脚图

   

图9采用异步清零法设计60进制计数器

图10采用同步置数法设计12进制计数器

（3）校时电路的设计

当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。为使电路简单，这里只进行分和小时的校准。校时可采用快校时和慢校时两种方式。校时脉冲采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。图3中C₁、 C₂用于消除抖动。当按钮一直按下的时候，输入的时钟脉冲可以一直通过与非门组成的逻辑电路输出，将输出接到计数器的计数脉冲上就可以实现快校时。

                        图11 校时电路

四、总电路设计图

图12 总电路图

五、主要仪器及其使用方法

主要仪器有：稳定电源，剥线钳，数字万用表，数字通用版，电烙铁，镊子等。

其中稳定电源由函数信号发生器提供。使用电烙铁时注意不要手直接触摸。

六、设计过程中的问题及解决方案

1、仿真软件：本实验选用multisim软件以及protues软件相互辅助完成软件进行仿真。  

（1）合理选用芯片以及电阻电容

multisim软件中的芯片以及电阻电容等各种器件丰富，但是实验室不一定有仿真图中使用过的元器件，所以设计电路时要考虑实验室是否有这些元器件。

（2）总体仿真结果不对时，针对仿真各个环节从底层开始中检测输出数据

仿真过程中，用计算所得的555参数进行连接电路，最终检测到得秒脉冲幅值太小，不足以触发74ls160进行计数，改用protues软件进行仿真可以实现。所以在multisim中用函数信号发生器代替555发生的秒脉冲进行仿真，便可以显示结果。

（3）multisim中仿真时间与实际时间的差别

       对电路总体进行仿真时，发现仿真过程中秒的跳转要很长时间，跟实际中的1s中差距很大，但是秒计数脉冲是由1HZ的函数发生器产生的，后来了解到这是由于multisim中仿真步进时间设置的关系，仿真时间与实际时间并不是同步的，这并不会影响实际焊接电路后的计数时间，也就是说实际焊接后秒的跳转仍然是设定的1s。

2、焊电路板过程中的问题

（1）芯片的布局

不仅要讲求美观更要讲求电路连接的方便性。首先选定地线和电源正极线，然后规划大体芯片布局，从上到下逐级布局，最上面放置数码管，下一排放置74LS48译码芯片，第三排放置74LS160计数器，第四排放置各种与非门。最后根据电源线的分布以及芯片电源引脚以及其他需要接电源线的引脚进行合理调整，争取连线最短最少。

（2）合理利用万能版

要学会利用这块万能板的走线，比如板子过孔都是三个过孔相连的，把同一个节点的所有连线均匀地分布在这三个相连的过孔上。仿真的时候我们可以把很多线连载一个小小的节点上，但是实际焊万能板的时候却不能这样，因为每个导线或者芯片的引脚都是有一定体积的，焊接之前必须充分考虑到这一点。每隔留个过孔就又两行铜线，只要对这些铜线稍加处理就能使它们变成电源线和地线。由于每块芯片都必须接电源线和地线，所以好好利用者写平行的铜线同样能够起到减少飞线的效果。

（3）标记芯片管脚

实际上在万能板上焊接东西是一个比较麻烦的也考验焊接者耐心的事情，但是我们稍稍对板子做一些优化就能简化我们焊接的过程。比如固定好每块芯片的管座以后在管脚旁边标好引脚的标号，这样能够帮助我们更加准确的把每根导线焊道它该焊到的地方，同时也减少了我们看电路图纸的频率，节约了时间，减小了错误焊接的概率。

（4）合理安排焊接顺序

整个数字钟最核心最基础的部分应当是秒脉冲的产生了。如果秒脉冲发生器没有连接号，真个电路就不会有任何结果。所以首选选择焊接秒脉冲发生器。之后再按照设计的总体电路图，从底层开始逐层连接。

（5）严格按照电路图标号接线

    有的芯片比如与非门芯片、非门芯片等，一块芯片中就有多个逻辑门，很多同学喜欢随意使用其中的逻辑门，而我想说的是我们一定要按照仿真图上面的标号选择逻辑门。这样做是非常有道理的，因为数字电子课程设计用到了大量的数字芯片，自然连线会非常多，我们很可能会不记得那根线连到了芯片的那个引脚，一旦不记得了我们得重新在密密麻麻的导线束中跟踪某跟导线的走势，这样做是非常消耗时间的。如果严格按照仿真图的标号联线则不会出现上述问题。

（6）调试基本功能电路

电路焊接完成并不意味着就会出现正确结果。连接完成通电之后往往还是会出现很多的问题。这时候要首先要从硬件连接上检查，排查有没有引脚接错位置，同时使用万用表测量是否连接完好。在我的电路板调试过程中，不管是分位还是秒位的十位都是在各位为跳到9的同时跳转，也就是提前1秒或者1分进行加一跳转，在确定硬件连接没有错误之后，从原理上寻找问题，发现multisim中的74ls160时钟脉冲信号是下降沿有效，实际中7474ls160的脉冲信号是上升沿有效，由于74ls160的进位信号是在第九个脉冲打来时出现高电平第十个计数脉冲来到的时候回到低电平，所以按照仿真电路连接的时候就会出现在各位跳到9的时候十位就同时跳转的情况，为了解决这一问题，让进位输出经过一个非门反向后接到十位计数脉冲，结果显示为理想结果。

（7）拓展电路的设计与调试。

由于实验室中没有蜂鸣器，所以用发光而接管代替蜂鸣器来进行整点报时。在第59分钟的51秒53秒55秒57秒59秒让发光二极管点亮，其余时间均为熄灭状态。整个调试过程主要是通过发光二极管的电流的控制。之前由于使用的电阻不够大，通过发光二极管的电流电路的电流过大以至于都影响到前一级的与非门以及其他与非门的工作，使整个电路的计时结果都受到影响，每当第一次点亮二极管之后，计数器都自动清零了。思考许久之后试探着把分压电阻选成47k欧姆的，结果就实现了所需的现象。

七、心得体会

   整体规划很重要，同时必须要有足够的耐心，脚踏实地一点一点的完成。

   在拿到课程设计题目的时候，第一步要根据设计要求，思考原理以及实现方案。第二步要根据自己所选定的方案确定选用那些元器件，然后查阅相应芯片的资料，掌握其引脚分布以及用法。第三部将整体的设计分成各个子模块，然后一个模块一个模块的进行设计，最后将各个子模块整合在一起进行整体仿真。整个仿真过程中必须仔细认真，而且要有足够的耐心，不厌其烦的进行测量校正修改。直到得到预想的结果。

       焊接过程中，要严格根据自己的仿真图逐层逐步的进行，防止出现漏焊或者焊接混乱的现象发生。第一步要对整体的布局做规划，不仅要美观，更要方便焊接。第二步，焊接过程中必须小心谨慎，在讲求美观的同时，更要保证焊接点可靠。第三步便是调试过程了，调试过程中出现的问题，要从原理分析找出问题的大概位置，然后对电路连接进行仔细检查。

    也许是自己对电子设计方面很感兴趣，整个制作过程都是轻松愉快的。同时在焊接过程中比较仔细认真所以出现的问题不多，每次出现了问题也都是很认真仔细的去排查，最终将整个数字钟的设计基本完成。不过还是有部分问题没有得到很好的解决，按钮消抖部分做的不够好。在以后的相关设计制作中，必须更加仔细认真严谨的去对待。

八、附录

1、所用芯片及其参数：

2.参考文献

【1】数字电子技术基础（第五版）         高等教育出版社

【2】74LS00、74LS04、74LS74、74LS153、74LS138、74LS160 NE555等芯片数据手册

【3】互联网上的资料