《数字逻辑》复习重点和范围(20xx)OK

《数字逻辑》复习重点和范围

说明:

1.复习方法

请参照课件和教材,认真、系统复习所学内容,重点掌握一些基本概念、公式和定理;数制的表示和转换方法,原码、反码和补码的表示方法,补码的加法、减法运算;逻辑函数的不同表示方法,逻辑代数的基本公式、常用公式和重要定理,逻辑函数的公式简化法;Verilog HDL的词法和常用语句;构成门电路的基本元件(二极管、三极管)的稳态开关特性,常用门电路的功能、外部特性和主要参数;常用组合逻辑电路的电路结构和逻辑功能,组合逻辑电路的分析方法和设计方法;触发器的电路结构、工作原理、功能及约束条件,设计方法;时序逻辑电路的特点、描述方法、分析方法和设计方法;半导体存储器的工作原理和扩展存储容量的方法;PLD的基本结构和设计方法。

一定要弄懂每章作业与习题答案中的每一道题,并能够自己独立(脱离教材与课件)、熟练完成。

2.课程目标

通过本课程的学习,应熟练掌握数字逻辑的基本理论(数制、编码、逻辑代数等),熟悉数字逻辑电路基本器件(数字集成电路和可编程逻辑器件)的电路结构、功能和使用方法,熟练掌握数字逻辑电路的分析方法和基于Verilog HDL的设计方法。

3.考试题型

填空题、单选题、简答与计算题、分析与设计题。题量较大,请同学一定认真对待、认真复习!确保做题的速度和质量。

凡在课件中注明“了解即可”或“自学”的内容不进行考核。 预祝同学们期末考试取得好成绩!

第1章 数制与编码

1.重点

?

?

?

? 数制的表示方法 十进制转换为N进制的转换方法、二进制与八进制或十六进制的相互转换 原码、反码和补码的表示方法,补码的加法运算和减法运算 十进制数的二进制编码

2.范围

1.2 数制及其转换

1.2.1 数制

1.2.2 数制之间的转换

1.2.3 二进制算术运算

1.3 编码

1.3.1 带符号的二进制数的编码

1.3.3 二-十进制编码

第2章 逻辑代数和硬件描述语言基础

1.重点

? 逻辑函数的表示方法(由真值表推导出逻辑函数表达式的最小项推导法和最大项推导法)

? 逻辑代数基本公式、基本定理和常用公式

? 逻辑函数的标准表达式

? 逻辑函数的公式简化法(“与或”表达式的化简)

? Verilog HDL的词法

? Verilog HDL的常用语句(如assign语句、if_else语句、case语句,always块语句的正确使用,任务和函数的用法)

2.范围

2.1 逻辑代数基本概念

2.1.2 基本逻辑和复合逻辑

2.1.3 逻辑函数的表示方法

2.2 逻辑代数的运算法则

2.2.1 逻辑代数的基本公式

2.2.2 逻辑代数的基本定理

2.2.3 逻辑代数的常用公式

2.3 逻辑函数的表达式

2.3.1 逻辑函数的常用表达式

2.3.2 逻辑函数的标准表达式

2.4 逻辑函数的公式简化法

2.4.2 逻辑函数的公式简化法

2.5 Verilog HDL基础

2.5.2 Verilog HDL的词法

2.5.3 Verilog HDL常用语句(赋值语句、条件语句、always块语句,任务和函数)

2.5.4 不同抽象级别的Verilog HDL模型

第3章 门电路

1.重点

?

?

?

?

?

?

? 常用逻辑门电路的功能 晶体二极管的稳态开关特性 晶体三极管的稳态开关特性 TTL与非门的外部特性(主要是电压传输特性、输出特性)、主要参数 TTL其他类型门电路(OC门、TS门) MOS门逻辑表达式推导方法 能够使用Verilog HDL设计门电路

2.范围

3.2 晶体二极管和三极管的开关特性

3.2.1 常用半导体器件(主要是一些基本概念)

3.2.2 晶体二极管的开关特性(主要是稳态开关特性)

3.2.3 晶体三极管的开关特性(主要是稳态开关特性)

3.4 TTL集成门

3.4.1 TTL集成与非门

3.4.2 TTL与非门的电气特性

3.4.3 TTL与非门的主要参数

3.4.4 TTL其他类型门电路(主要是OC门、TS门)

3.5 MOS集成门

补充—MOS门逻辑表达式推导方法

补充—各种集成门电路性能比较

3.6 基于Verilog HDL的门电路设计

第5章 组合逻辑电路

1.重点

? 组合逻辑电路与时序逻辑电路的特点

? 组合逻辑电路的分析方法

根据给定的某逻辑电路,能够推导出其逻辑函数表达式;利用公式法进行化简,得到最简表达式;并写出真值表;通过分析真值表确定其逻辑功能。

? 组合逻辑电路的自动设计方法

方法一:最简单的方法是根据电路的逻辑功能,直接用Verilog HDL的行为描述方式编写源程序。适于具有优先级逻辑的电路(例如优先编码器)或根据不同的条件(一般为使能信号)执行不同的操作的电路(例如译码器、数值比较器等),常用if语句描述;也适于逻辑功能比较简单、输出信号单一的电路(如加法器、伪码检验电路、某判别电路),直接用assign语句描述。

方法二:根据电路的逻辑功能,列出真值表;然后直接用HDL描述逻辑功能(如case

语句)。适于对同一组控制信号取不同的值时,输出取不同的值,例如奇偶校验器。

方法三:根据电路的逻辑功能,列出真值表;然后根据真值表写出逻辑函数的标准表达式,再用HDL描述逻辑功能(如用assign语句)。适于逻辑函数表达式比较容易写出的电路。

方法四:根据电路的逻辑功能,列出真值表;然后根据真值表写出逻辑函数的标准表达式;再根据逻辑函数表达式画出逻辑图。适于逻辑图比较简单的电路。

? 常用组合逻辑电路的电路结构和逻辑功能(加法器、编码器、译码器、数据选择器、

数值比较器、奇偶校验器等)

? 译码器的应用,数据选择器的应用

? 基于Verilog HDL的组合逻辑电路设计方法(上述方法一~方法三)

2.范围

5.1 概述

5.1.1 组合逻辑电路的结构和特点

5.1.2 组合逻辑电路的分析方法

5.1.3 组合逻辑电路的设计方法

5.2 常用组合逻辑电路及其设计方法

5.2.1 算术运算电路

5.2.2 编码器

5.2.3 译码器

5.2.4 数据选择器

5.2.5 数值比较器

5.2.6 奇偶校验器

第6章 触发器

1.重点

? 触发器的特点和分类

? 基本RS触发器、钟控触发器、边沿触发器的逻辑功能及描述方法

? 基于Verilog HDL的触发器设计方法

2.范围

6.1 概述

6.1.2 触发器的特点

6.2 基本RS触发器

6.2.1 由与非门构成的基本RS触发器

6.2.2 由或非门构成的基本RS触发器

6.3 钟控触发器

6.3.1 钟控RS触发器

6.3.2 钟控D型触发器

6.3.3 钟控JK触发器

6.3.4 钟控T触发器

6.3.5 钟控T’触发器

6.4 集成触发器

6.4.2 边沿JK触发器

6.5 触发器之间的转换

6.5.1 用JK触发器转换

6.5.2 用D触发器转换

第7章 时序逻辑电路

1.重点

? 时序逻辑电路的描述方法

? 同步时序逻辑电路和异步时序逻辑电路的分析方法(一定要掌握)

Setp1:根据电路结构写出各触发器的驱动方程和输出方程,若为异步时序电路,需再写出时钟方程;

Setp2:求状态方程(即将各个触发器的驱动方程代入相应的特性方程,并化简); Setp3:将输入变量和触发器初态的各种取值组合,代入状态方程和输出方程,计算出各级触发器的次态值和电路的输出值,得到状态转换表;

Setp4:画状态转换图或时序图;

Setp5:描述电路功能。当存在非工作状态时,也需要检查能否自启动。 ? 有限状态机FSM的HDL设计方法

? 常用时序逻辑电路的工作原理、逻辑功能及使用方法

? 基于Verilog HDL的时序逻辑电路设计方法

2.范围

7.1 概述

7.1.1 时序逻辑电路的描述方法

7.1.2 时序逻辑电路功能的分析方法

7.2 有限状态机

7.2.1 有限状态机概述

7.2.2 Moore型有限状态机

7.3 数码寄存器和移位寄存器

7.3.1 数码寄存器

7.3.2 移位寄存器

7.3.3 集成移位寄存器

7.4 计数器

7.4.1 同步计数器

7.4.2 异步计数器

7.4.3 集成计数器(集成计数器实现M进制计数)

7.5 基于Verilog HDL的时序逻辑电路设计

7.5.1 数码寄存器的设计

7.5.2 移位寄存器的设计

7.5.3 计数器的设计

7.5.4 顺序脉冲发生器的设计

第8章 程序逻辑电路

1.重点

? 半导体存储器的工作原理

? 扩展存储容量的方法

RAM或ROM的扩展:如单片存储器芯片输出数据的位数不够,需进行位扩展;如单片存储器芯片的字数不够,需进行字扩展;如存储器芯片的位数和字数都不够用,则需同时进行位和字的扩展。

? 基于Verilog HDL的存储器设计方法

2.范围

8.1 概述

8.1.1 程序逻辑电路的结构及特点

8.1.2 半导体存储器的结构

8.1.3 半导体存储器的分类

8.2 随机存储器

8.2.1 静态随机存储器SRAM(“工作原理的分析”不要求)

8.2.2 动态随机存储器DRAM(“工作原理的分析”不要求)

8.2.3 RAM典型芯片

8.2.4 RAM芯片扩展(重点掌握)

8.3 只读存储器

8.3.1 ROM的结构(几种ROM的“工作原理的分析”不要求)

8.3.2 ROM的扩展(与RAM扩展相同)

8.3.3 ROM的应用(ROM实现任意组合逻辑函数的设计方法)

8.4 基于Verilog HDL的存储器设计

8.4.1 RAM的HDL设计

8.4.2 ROM的HDL设计

第9章 可编辑逻辑器件

1.重点

? 阵列型PLD和单元型PLD的基本结构和特点

主要是一些基本概念

2.范围

9.1 PLD的基本原理

9.1.1 可编程逻辑器件的分类

9.1.2 阵列型PLD

9.1.3 现场可编程门阵列FPGA

9.1.4 基于查找表的结构

9.2 PLD的设计技术

9.2.1 PLD 的设计方法

9.2.3 在系统可编程技术(主要是定义)

9.2.4 边界扫描技术(主要定义)

 

第二篇:《数字逻辑(技术)》总复习提纲_学生版20xx

《数字逻辑技术》“一纸开卷”期末考试复习指导性大纲

提倡全面系统复习。依托教材,牢抓三基(基本概念、基本原理、基本方法),总结典型方法、典型器件、重点题型和综合题型;把书读薄,举一反三,灵活运用。

所谓“一页开卷”,即允许学生在考试时自主携带一张A4纸,在这张纸的正反面可事先抄写与考试课程有关的内容,以备在考试答卷时参考使用。这一页纸上记录多少内容、记录什么内容不加限制,但只能由每个学生本人手写,不能复印,考试结束时,这一页纸连同考卷一同上交。(详细规定参见《数字逻辑技术》/《数字逻辑》课程期末考试“一页开卷”具体实施方案的规定)

以下为考试复习指导性大纲,注意其中标(*)号部分内容为非重点要求内容。

第 1 章 绪论

1、了解数字信号、模拟信号的定义与两者的区别。

2、掌握十进制、二进制、十六进制数的相互转换。

3、了解常用的BCD代码(p8 表1–3–2),掌握用8421码、余3码和移存码的表示十进制数方法。

4、了解算术运算、逻辑运算的定义与两者的区别。

第 2 章 逻辑代数基础

1、掌握逻辑函数与、或、非基本运算及常用复合逻辑运算(与非、或非、与或非、异或)。 · 教材p15图2–1–4 与、或、非逻辑符号的识别。

· p17图2–1–5 复合逻辑符号:与非、或非、与或非、异或、同或逻辑符号的识别。

· 教材p15公式(2–1–1)~ p20公式(2–1–20)的理解和运用。

· 教材p14表2–1–4 ~ p19表2–1–11的理解和运用。

2、掌握逻辑函数的几种表示方法(真值表、逻辑函数、逻辑电路图、卡诺图、波形图)及相互之间转换。了解何种表示方法是唯一的?

3、掌握最小项及最小项逻辑表达式概念(p28 ~ p30) 的理解和运用。由函数最小项表达式出发,会求其反函数最小项表达式及其对偶函数最小项表达式(p144例4–3)。

4、掌握逻辑函数基本规则(p25~p26)。

· 了解代入规则及其应用。

· 掌握反演规则及其应用方法。

· 掌握对偶规则及其应用方法。

5、掌握常用逻辑公式及逻辑函数公式化简方法。

· 教材p24公式(2–1–25)~ p25(2–1–40')。(说明:公式2–1–36和36'除外)。

6、掌握卡诺图概念及逻辑函数卡诺图化简方法(四变量及以下,包括含无关项的函数)(p34 ~ p44)。

7、掌握逻辑表达式五种表达形式及相互转换:即与或式、或与式、与非–与非式、或非–或非式、与或非式。

· 见p140例4–1所示方法。

· 由给定函数式推导出它的五种表达形式函数式的方法,会画出相应的逻辑电路图,且当给定输入波形时,会画出输出信号的波形图。

· 由给定函数的真值表推导出它的五种表达形式函数式的方法,会画出相应的逻辑电路图和波形图。

第 3 章 集成逻辑门

1、掌握TTL与非门主要外部特性及特性参数物理意义:

· 电压传输特性、输入特性、输出特性、输入端接地电阻对工作状态的影响

· 主要参数:典型逻辑电平VOH(3V)、V0L(0.35V)、VIH(3V)、VIL(0.35V)、开门电平Von、关门电平Voff、阈值电压Vth(1.4V)、拉电流IOH(max)、灌电流IOL(max)、上拉电阻、扇出系数N0、传输时间tPHL、tPLH、tpd等。

2、掌握TTL OC门和三态输出门符号及其特性:

· 典型应用场合。

· 根据给定电路,会判断电路能否正常工作。如能正常工作,可写电路逻辑输出表达式;若不能正常工作,能简述原因。

· 根据输入波形,会画电路输出工作波形。

3、掌握CMOS反相器主要特性:

· 电压传输特性、输入特性、输出特性、电源特性、输入端接地电阻的特点。

· 典型逻辑电平VH(=VDD)、VL(=0 V)和阈值电压Vth(0.5 VDD)。

4、掌握CMOS OD门、三态输出门和传输门特性:

· 典型应用场合。

· 根据给定电路,会判断电路能否正常工作。如能正常工作,可写电路逻辑输出表达式;若不能正常工作,能简述原因。

· 根据输入波形,会画电路输出工作波形。

5、掌握TTL和CMOS器件特性及使用方法:

· 根据给定电路,会判断电路能否正常工作。如能正常工作,可写电路逻辑输出表达式;若不能正常工作,能简述原因。

· 根据输入波形,会画电路输出工作波形。

第 4 章 组合逻辑电路

1、组合逻辑电路的概念及特点:

· 掌握由小规模数字集成器件构成的组合逻辑电路的分析方法。

· 给定电路及输入波形,会判断电路能否工作,会写出电路逻辑函数表达式、会画输出工作波形。

2.掌握由小规模数字集成器件设计组合逻辑电路的方法。

· 给定函数表达式设计出组合逻辑电路(包括变换为“与–或”式、“与非–与非”式和只含原变量式等)。

· 当给定输入、输出的波形图,会列出真值表,写出逻辑函数表达式,并设计实现它的组合逻辑电路。

3、掌握常用编码器、译码器、数值比较器、数据选择器和奇偶产生/校验电路中规模数字集成器件完成的逻辑功能。

4、理解8421BCD编码、余3码、余3循环码(P8表1–3–2),会正确使用这些编码。

5、掌握3线–8线译码器和8选1数据选择器逻辑功能表和输出逻辑表达式。

· 教材p124图4–1–14(3线–8线译码器符号)、表4–1–6(3线–8线译码器真值表)。 · 教材p136图4–1–29(双4选1符号)、表4–1–11(双4选1真值表)。

· 教材p136图4–1–30(8选1符号)、表4–1–12(8选1真值表)。

6、由中规模数字集成器件组合逻辑电路分析方法(包括多片级联使用)。

· 掌握教材p119图4–1–4全加器扩展使用。

· 掌握全加器用于码制变换的读图分析(P155图4–2–25)。(*)

· 理解教材p122图4–1–10 优先编码器扩展使用。(*)

· 掌握教材p124图4–1–13和p126图4–1–16译码器扩展使用。片选端会正确连线。

· 了解教材p134图4–1–26数值比较器扩展使用。

· 掌握教材p137图4–1–31数据选择器扩展使用。片选端会正确连线。

· 理解教材p139图4–1–34奇偶校验系统。(*)

7、掌握由中规模数字集成器件设计组合逻辑电路方法(限定器件类型为译码器和数据选择器,包括2片级联使用)。

第 5 章 集成触发器

1、了解基本触发器工作原理。

2、掌握R–S、D、JK、T触发器的逻辑符号含义、状态转移表、特性方程。

3、掌握集成D触发器和集成JK触发器特性(异步置“0”端、异步置“1”端、上升沿触发、下降沿触发)。根据给定的触发器电路及输入信号波形,会画集成边沿D触发器或集成边沿JK触发器输出端波形。

· 教材p193图5–4–3 集成D触发器逻辑符号和p189图5–3–6集成JK触发器逻辑符号。 · 教材p193表5–4–1上升沿 D触发器功能表和p195表5–4–2 下降沿JK触发器功能表。

第 6 章 时序逻辑电路

1、时序电路的概念及特点:

· 了解时序逻辑电路与组合逻辑电路的区别。

· 掌握时序逻辑函数的表示方法(状态转移真值表、状态方程、驱动方程、时钟方程、输出方程、逻辑电路图、状态转移图、时序波形图)。

· 了解同步时序电路和异步时序电路的概念及特点。

2、掌握由小规模时序集成器件触发器构成同步时序逻辑电路的分析方法,并判断自启动特性。

3、掌握由小规模时序集成器件构成同步时序逻辑电路的设计方法(包含具有自启动特性,状态编码给定)。

4、掌握寄存器和移位寄存器逻辑功能,了解寄存器和移位寄存器典型应用。

· 根据p221表6–2–4移位寄存器74195功能表。

· 分析p222图6–2–15和p223图6–2–16。(*)

· 会分析p263图6–3–27由74195构成的环形计数器,写出其状态转移表。

· 会分析p264例6–12 图6–3–28由74195构成的移存型计数器,写出其状态转移表。

· 会分析p265 图6–3–29由74195为主构成的移存型程控计数分频器,写出其状态转移表。(*)

5.掌握中规模数字集成器件74160、74161、74290的符号、逻辑功能及器件使用方法。

· 能根据74160、74161功能表(教材p229表6–2–9)和逻辑符号分析或设计时序逻辑电路。 · 能根据74290功能表(教材p236表6–2–14)和逻辑符号分析或设计时序逻辑电路。

6、掌握常用中规模数字集成器件构成时序逻辑电路的分析方法。

· 异步清“0”构成的任意进制时序逻辑电路的分析

· 同步置数法构成的任意进制时序逻辑电路的分析

· 多片级联时的任意进制时序逻辑电路的分析

· 综合分析题:M控制的可变模计数器的分析

· 综合分析题:程控计数分频器的分析(*)

7、掌握中规模数字集成器件74160、74161设计任意进制计数器方法(1000进制以内)。 · 异步清0法设计任意进制时序逻辑电路

· 同步置数法设计任意进制时序逻辑电路

· 综合题:M控制的计数器设计。(例如:用74161实现:当M=0时,模12计数;当M=1时,模6计数。举一反三。)

8、异步时序逻辑电路的分析(此类题归入综合题的范畴)

第 7 、8、9章 其他数字电路

1、简述半导体存储器主要分类和技术指标。

2、简述可编程逻辑器件开发流程。(*)

3、理解施密特触发器、单稳态触发器、多谐振荡器主要工作特点。

4、掌握555定时器3种典型应用。 期末考试复习指导性大纲即考纲。它比较详细地指出本科程的知识点范畴、题型、方法,由学生据此自己作出每个人自己的“一纸开卷”的“一纸总结”来。

考试题型的大致分布

一、填空题、选择题(属于应知应会的客观题,只要参加平常的听课就应会答)

二、简答题(属于带个人总结发挥的主观题,只要平常独立作作业就应会答)

三、化简题、分析题(属于主观题,只要平常独立作作业就应会答)

四、设计题(属于主观题,只要平常独立作作业就应会答)

五、综合题(属于主观题,只要平常独立作作业并独立复习总结就应会答)

重点考核学生对基础知识、基本概念的理解和对基本分析方法、基本设计方法的掌握,且注重对数字电路综合分析能力、综合运用能力的考核。

相关推荐