数字电路实验报告

数字电路技术实验报告

学号：130704002+130704010 姓名：曹兴运+丁玉祥

组号：B8 日期：2014.10.12

一、 实验目的：

（1）掌握中规模集成译码器的逻辑功能和使用方法.

（2）掌握中规模集成编码器的逻辑功能和使用方法.

（3）熟悉掌握集成译码器74LS138的应用方法.

（4）掌握掌握集成译码器74LS148的应用方法

二、实验设备：

(1)数字电路实验箱.

(2)74LS138.

（3）74LS148。

三、 实验原理：

（1）译码器是一个多输入多输出的组合电路，它的作用是将输的具有特定含义的二进制代码翻译成输出信号的不同组合，实现电路的逻辑控制功能.译码器在数字领域中应用广泛，可用于代码转换,终端数字显示；数据的分配，存储器寻址的组合控制信号等等.译码器可以分为通用译码器和显示译码器两种变量译码器又称二进制译码器，表示n个变量可以产生2（n）个输入函数常用的有74LS755，74LS138,74LS154

下面以74LS138译码器为例：

逻辑图

引脚排列

真值表

（2）74LS148工作原理：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。

真值表

H－高电平 L－低电平 X－任意

四、 实验内容：

（1）74LS138译码器逻辑功能的测试

（2）利用3—8译码器74LS138

（3）74LS148编码器逻辑功能的测试

五丶 心得体会

本次试验要求通过实验的方法学习数据选择器的电路结构和特点；掌握数据编码器和译码器的逻辑功能及其基本应用。我们使用数字电路实验箱74LS13874，LS148等设备完成了全加器的实现。在老师的指导下比较顺利地完成了试验。

第二篇：数字电路实验报告实验3

实验三 加法器

一、 实验目的

1、掌握用SSI器件实现全加器的方法。

2、掌握用MSI组合逻辑器件实现全加器的方法。

3、掌握集成加法器的应用。

二、 实验设备及器件

1、数字逻辑电路实验板 1块

2、74HC(LS)00（四二输入与非门） 1片

3、74HC(LS)86（四二输入异或门） 1片

4、74HC(LS)153（双四选一数据选择器） 1片

5、74HC(LS)283（4位二进制全加器） 1片

6、万用表 1块

三、 实验原理

组合逻辑电路是数字电路中最常见的逻辑电路之一。组合逻辑电路的特点，就是在任意时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。本实验是根据给定的逻辑功能，设计出实现这些功能的组合逻辑电路。

不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。考虑低位进位的加法称为全加。实现全加的电路，为全加器。实现三个输入变量（一位二进制数）全加运算功能的电路称为1位全加器。实现多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采用多个1位全加器并行相加，逐位进位的方式。

实验用器件管脚介绍：

1、74HC(LS)00（四二输入与非门）管脚如下图所示。