实验二、 反相器(上)

一、 分析电路，解答下面的问题

1.     这个电路是不是反相器，为什么？该门属于有比逻辑，还是无比逻辑，为什么?

是。因为当Vin=1时，下拉网络导通，Vout=0；当Vin=0时，M1截止，Vout经RL充电至1，所以是反相器。

有比逻辑。因为上拉网络始终导通，所以当下拉网络导通时存在竞争，所以是有比逻辑。

2.     计算出这个电路的V_OH  V_OL及V_IH  V_IL。（计算可先排除速度饱和的可能）

V_in=0时，V_OH=2.5V

V_in=2.5时,假设NMOS 工作在临界饱和区：

，器件实际工作在线性区

， ，  

解得：

0.04633V

由图得：V_OH=2.5V, V_OL=0.0356V.

当时，NMOS 工作在饱和区

反相器阈值电压0.7932

此时

由图得：V_IH=0.881V, V_IL=0.0378V.

SP文件：

.TITLE 1.2UM CMOS INVERTER

.options probe

.options tnom=25

.options ingold=2 limpts=30000 method=gear

.options lvltim=2 imax=20 gmindc=1.0e-12

.protect

.lib'C:\synopsys\cmos25_level49.lib' TT

.unprotect

.global vdd

Mn out in 0 0 NMOS W=1.5u  L=0.5u  *（工艺中要求尺寸最大0.5u）

RL OUT            VDD     75k     

VDD     VDD 0 2.5V

VIN IN 0 0

.DC VIN            0  2.5V  0.1V

.op

.probe  dc v(out)

.end

3.     分析电路噪声容限。计算NM_H(高电平噪声容限)和NM_L(低电平噪声容限), 并使用HSPICE画出反相器的VTC曲线。

NM_H=V_OH - V_IH=1.619V

NM_L= V_IL- V_OL=0.0022V

SP文件：

.TITLE 1.2UM CMOS INVERTER

.options probe

.options tnom=25

.options ingold=2 limpts=30000 method=gear

.options lvltim=2 imax=20 gmindc=1.0e-12

.protect

.lib'C:\synopsys\cmos25_level49.lib' TT

.unprotect

.global vdd

Mn out in 0 0 NMOS W=1.5u  L=0.5u  *（工艺中要求尺寸最大0.5u）

RL OUT            VDD     75k     

VDD     VDD 0 2.5V

VIN IN 0 0

.DC VIN            0  2.5V  0.1V

.op

.probe  dc v(out)

.end

4.     使用HSPICE画出RL=35k，75K，150k三种情况下的VTC。

（从左到右依次为RL=150k,75k, 35k）

SP文件：

.TITLE 1.2UM CMOS INVERTER

.options probe

.options tnom=25

.options ingold=2 limpts=30000 method=gear

.options lvltim=2 imax=20 gmindc=1.0e-12

.protect

.lib'C:\synopsys\cmos25_level49.lib' TT

.unprotect

.global vdd

Mn out in 0 0 NMOS W=1.5u  L=0.5u 

RL VDD OUT 75k        

VDD     VDD 0 2.5V

VIN IN 0 0

.DC VIN            0  2.5V  0.1V

.probe V(out)

.probe V(in)

.alter

.TITLE Exercise 2.1 RL = 150k

RL Vdd out 150k

.alter

.TITLE Exercise 2.1 RL = 35k

RL Vdd out 35k

.end

5.     分别计算Vin=0，2.5v时电路消耗的功率。

V_in=0时，P=0

V_IN=2.5V时。I_D=P=V_DD*I_D=8.18*10^-5W

6.     比较各种RL情况下的VTC,  V_OH  V_OL及V_IH  V_IL有怎样的变化。

随着电阻增大，保持不变，越来越小。越来越小，越来越小

7.     高阻抗负载和低阻抗负载所产生的VTC曲线，哪个更理想?

低阻抗负载更理想

二、分析下面电路，并解决问题。

1.     计算tPHL，tPLH及tP。（输入为理想阶跃，考虑速度饱和）

V时，

 

=

A

=0.691.173=2.42S=0.69753=1.55S=89.6S

2.     上升延迟和下降延迟相同吗？解释为什么有这样的结果。

上升延迟和下降延迟不相同。因为下降沿N管导通与上升沿导通时的电阻相差比较大。N管输出下拉的能力明显更强。

3.     计算电路的静态功耗（Vin=0v，Vin=2.5v）。

当时，

当V时，

=2.51.417=3.541.417W

4.     计算电路动态功耗，假定门电路的输入信号为合理的最高频率。12.2M，0.225mW

5.     对2的结果进行仿真验证。(tran 仿真；输入加脉冲，上升和下降时间都为5ns)

由图得：t_PHL=; t_PLH=s

SP文件：

.TITLE 1.2UM CMOS INVERTER

.options probe

.options tnom=25

.options ingold=2 limpts=30000 method=gear

.options lvltim=2 imax=20 gmindc=1.0e-12

.protect

.lib'C:\synopsys\cmos25_level49.lib' TT

.unprotect

.global vdd

Mn out in 0 0 NMOS W=1.5u  L=0.5u  *（工艺中要求尺寸最大0.5u）

RL OUT            VDD     75k

CL OUT  0 3p  

VDD     VDD 0 2.5V

Vin in 0 PULSE(0 2.5v 100n 5n 5n 5u 10u)

.TRAN 1n 30u

.measure tran TPHL trig v(in) val=1.25 td=1n rise=2 targ v(out)

+val=1.25 td=1n fall=2

.measure tran TPLH trig v(in) val=1.25 td=1n fall=2 targ v(out)

+val=1.25 td=1n rise=2

.probe V(out)

.probe V(in)

.end

附：进行手工计算时可能用到的数据

 

第二篇：西北工业大学数电实验报告1

实验1   TTL集成逻辑门参数测试

学号：  姓名：  日期：组号：

一、实验目的：

（1）加深了解TTL逻辑门的参数意义。

（2）掌握TTL逻辑门电路的主要参数及测量方法。

（3）认识各种电路及掌握空闲端处理方法。

二、实验设备：

数字电路实验箱，数字双踪示波器，函数信号发生器，数字万用表，74LS00，电位器，电阻。

三、实验原理：

门电路是数字逻辑电路的基本组成单元，目前使用最普遍的双极型数字集成电路是TTL逻辑门电路。

TTL集成电路的使用规则：

（1）       插集成块时，要认清定位标记，不得插反。

（2）       使用电源电压范围为+4.5V~+5.5V。实验中要求使用Vcc=+5V。电源极性不允许接错。

（3）       空闲输入端处理方法。悬空，相当于正逻辑“1”，一般小规模集成电路的数据输入端允许悬空处理。但易受外界干扰，导致电路逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。

（4）       输入端通过电阻接地，电阻值的大小将直接影响电路所处状态。

（5）       输出端不允许并联使用（三态门和OC门除外），否则不仅会使电路逻辑功能混乱，并会导致器件损坏。

（6）       输出端不允许直接接电源Vcc，不允许直接接地，否则会损坏器件。

四、实验内容：

1、  TTL信号的产生

2、  与非门的测试

3、  用74LS00实现逻辑函数：

F=AB

F=A+B

F=A+B

五、实验结果：

F=AB=

F=A+B=

F=A+B=