篇三 ：译码器实验报告
实验名称：译码器及其应用
实验目的：
1. 掌握数码管的使用方式及显示原理
2. 掌握中规模集成七段显示译码器74LS48的功能，以及进行功能测试。
3. 了解多位数码显示电路的组成及原理，通过multisim进行仿真验证。
实验原理：
译码器是一个多输入、多输出的组合逻辑电路，它能把给定的一组组代码译成一个个相应的输出状态或一组组新的代码，以表示编码时赋予的原意。完成这种译码功能的电路称为译码器。它不仅可用于数字显示，而且可用于代码转换、数据分配、存储器寻址和组合控制信号等方面。
本次试验采用的是74LS48七段显示译码器，下面介绍些七段显示译码器的工作原理。
74LS48是七段显示译码器，其逻辑图、内部输出线路如图 1-5-1（a）和（b ）所示，逻辑符号见附录，其功能表如表 1-5-1所示。它由全译码器和辅助功能控制电路两部分组成，功能较全。全译码器的工作情况详见功能表1-5-1。从功能表可知，当输入码大于十进数9时，七段显示器仍显示一定的图形。从而可鉴别相应的输入情况。辅助控制端有三个。
…… …… 余下全文
篇四 ：译码器实验报告
实验2 译码器及其应用
一、实验目的
1、掌握中规模集成译码器的逻辑功能和使用方法
2、熟悉数码管的使用
二、实验原理
译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。
1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图5－6－1(a)、(b)分别为其
逻辑图及引脚排列。
其中 A2 、A1 、A0 为地址输入端，
～
为译码输出端，S1、
、
为使能端。
表5－6－1为74LS138功能表
…… …… 余下全文
篇六 ：数字电路译码器实验报告
一、实验目的与要求
1．了解和正确使用MSI组合逻辑部件；
2．掌握一般组合逻辑电路的特点及分析、设计方法；
3. 学会对所设计的电路进行静态功能测试的方法；
4. 观察组合逻辑电路的竞争冒险现象。
预习要求：
（1）复习组合逻辑电路的分析与设计方法；
（2）根据任务要求设计电路，并拟定试验方法；
（3）熟悉所用芯片的逻辑功能、引脚功能和参数；
（4）了解组合逻辑电路中竞争冒险现象的原因及消除方法。
（5）二、 实验说明
译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类：
1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。如 中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。
2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。
3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。
…… …… 余下全文
篇七 ：哈夫曼编译码器实验报告
实验五 哈夫曼编/译码器
学院: 工学院 系: 计算机系 专业: 计算机科学与技术 年级: 2009
姓名: 学号: 完成实验时间: 20##-5-19
一． 需求分析
1.问题描述
用huffman编码进行通信可以大大提高信道利用率，缩短信息传输时间，降低传输成本。但是，这要求在发送端通过一个编码系统对待传输数据预先编码，在接收端将传来的数据进行译码（复原）。对于双工信道（即可以双向传输信息的信道），每端都需要一个完整的编/译码系统。是为着这样的信息收发站写一个huffman编/译码系统。
2.基本要求
该系统应具有以下功能：
（1） I：初始化（Initialization）。从终端读入字符集大小n,以及n个字符和n个权值，建立哈夫曼树，并将它存进文件hfmTree中。
（2） E：编码（Encoding）。利用建好的哈夫曼树（如不在内存中，则从文件hfmTree中读入），对文件ToBeTran中的正文进行编码，然后将结果存入文件CodeFile中。
…… …… 余下全文
篇八 ：译码器实验报告
一.数据选择器设计三人表决器电路图（74LS153）。
(1)设计电路图如下
图（1）
（2）.74LS153功能表。
由上图可知，其输出逻辑表达式为：Y=(A1'A0'D0+A1'A0D1+A1A0'D2+A1A0D3)ST当地址输入端A1A0分别取00 01 10 11时，输出外分别选中D0 D1 D2 D3进行传送。
（3）. 设计原理分析。
由Y=AB+BC+AC得Y=AB(C+C')+BC(A+A')+AC(B+B) => Y=ABC+ABC'+ABC+A'BC+ABC+AB'C => Y=ABC+AB(C+C')+A'BC+AB'C 将A=A1 B=A0代入得 => Y=AB·1+ABC+A'BC+AB'C => D0=0 D1=D2 D3=1。
…… …… 余下全文