实验三 组合逻辑电路的设计终结报告

实验三 组合逻辑电路的设计终结报告

20##年秋季学期 自动化系

第一部分 预习报告

一、实验目的

1. 学习组合逻辑电路的分析方法和设计方法。

2. 初步学会分析实验现象,并且使用仪器查找、排除电路故障的方法。

二、预习任务

1. 复习补码及如何利用补码实现减法运算。

2. 根据实验任务要求完成电路设计,包括:

(1) 查阅元件盒中74HC 系列芯片的门电路功能及其引脚图。

74HC00:四—双输入与非门

74HC02:四—双输入或非门

74HC08:四—双输入与门

74HC11:三—三输入与门

74HC20:双—四输入与非门

74HC27:三—三输入或非门

74HC86:四—双端异或门

http://home.eeworld.com.cn/attachments/2010/08/2_201008121516592983CC.jpg

74HC14:触发反相器

(2) 根据任务中的建议步骤,列出各模块电路的真值表和逻辑表达式。

一位全加器:

             

S=(A’B’CI’+AB’CI+ A’BCI+ABCI’)’

CO=(A’B’+B’CI’+A’CI’)’

二位运算器:

设二位全加器输出结果为S1、S0、CO

Y0=S0

Y1=S1+(S0Sp)

Y2=COK’

Sp=CO’K

真值表:

(3) 根据任务和元件盒中74HC 系列芯片画出实现电路功能的逻辑图。建议使用

EDA 软件对电路设计进行仿真验证。

一位全加器:

二位运算器:

3. 写出调试方法和步骤、注意事项等。

搭接好面包板并与学习机连接后,打开电源,若结果不正确,应按如下步骤检查调试:

(1)   检查学习机是否正常工作,包括电源、连线、拨码开关和数码管等

(2)   根据出现的问题,检查原理图和连线是否正确

(3)   逐级检查,找出有问题的电路模块,若不是原理图和连线错误,则用万用表检查是否有导线虚接或器件损坏等。

注意事项:

(1)   集成电路的管教要确保有效的插入面包板,不要让管脚窝在集成电路下面造成漏接;

(2)   接插电路时要认真检查,不要有短路和漏接,尤其要注意电源线和地线不要漏接;

(3)   要学会用万用表查错。

4.建议进入实验室之前,在面包板上搭接电路。

5. 分析图 2 电路是否会发生竞争冒险现象?若发生,画出电压波形表明毛刺有可能产

生的位置。

三、必做任务

使用元件盒中的74HC系列门电路芯片设计并实现一个2位运算器,如图1所示。

根据控制开关K的状态可以进行2位二进制数(无符号数)的加减运算,即K=0时,

S=A+B;K=1时,S=A-B。

其中当减法运算结果为负数时,输出显示差的原码和

负数标志。

建议按以下步骤进行设计和调试:

1. 用门电路设计一个 1 位全加器;

2. 用两个 1 位全加器接成一个2 位全加器;

3. 用门电路和 2 位全加器构成2 位运算器。

用学习机上的拨码开关模拟两个二进制数;用数码管(带译码器)显示运算结果;用发

光二极管显示负数标志。

四、选做任务(未做)

用 CD4011 搭建如图2 所示电路,vI 是由函数信号发生器输出20Hz 的方波,通过示波

器观察vI 与vO 的波形。

若电路出现竞争 — 冒险现象请在不改变电路结构的条件下予以消除。

五、实验注意事项

1. 本实验中门电路的工作电压均为 5V,由学习机上引出。

2. 了解芯片的引脚排列,特别注意电源和接地引脚不能接错。若引脚有弯折,调整后

再插入面包板中。

3. 整体电路输出故障时,可参照三中步骤分块检查调试。

第二部分 最终设计电路图

一位全加器:

二位运算器:

其中Block1 是封装后的一位全加器

第三部分 总结

(1)       组合逻辑电路的设计和调试步骤。

首先通过真值表与卡诺图,根据元件情况,得到合适的逻辑表达式,然后通过逻辑表达式设计出电路连接图,最后按照电路连接原理图搭接电路。

(2)       在实验中遇到的问题及解决方法。

问题:电路连接完成后调试时,学习机数码管显示的数字在正确结果和错误结果间闪烁。

解决办法:结果不稳定,可能是某根导线虚接,用万用表从顶级到低级,逐一排查找出了虚接导线,重新连接后调试成功。

(3)       此次实验的收获。

初步掌握了组合电路的设计的实现方法步骤和调试方法步骤,懂得了从电路图到真实电路的基本过程,学会了如何用万用表逐级排查找出故障导线或器件等。

第四部分 思考题

1. 试分析图 2 电路,若采用在输出端加滤波电容的方式消除竞争冒险,该电容会对输

出信号有何影响?试讨论该电容值的选取并给出理论依据。

2. 请根据你的 1 位全加器电路设计,并查阅相应门电路的数据手册。试分析该电路传

输延迟时间是多少?并说明电路传输延迟时间与哪些因素相关。

 

第二篇:实验三 组合逻辑电路实验分析与设计

实验三  组合逻辑电路实验分析与设计

1、掌握组合逻辑电路的分析方法与测试方法。

2、能用指定芯片完成组合逻辑电路的设计。

    3、用实验验证所设计的逻辑电路的逻辑功能。

    4、熟悉各种集成门电路及正确使用集成门电路。

二、设计要求

    1、根据题意列出输入、输出真值表。

    2、利用卡诺图化简,写出最简的逻辑函数表达式。

3、利用指定门电路(如74LS00等)实现逻辑功能。

三、实验原理

1、组合电路是最常见的逻辑电路,可以用一些常用的门电路来组合成具有其它功能的门电路。

2、合电路的分析是根据所给的逻辑电路,写出其输入与输出之间的数表达式或真值表,从而确定该电路的逻辑功能。

3、组合电路设计过程是在理想情况下进行的,即假设一切器件均没有延迉效应,但实际上并非如此,信号通过任何导线或器件都需要一断响应时间,由于制造工艺上的原因,各器件延迟时间的离散性很大,这就有可能在一个组合电路中,在输入信号发生变化时,有可能产生错误的输出。这种输出出现瞬时错误的现象称为组合电路的冒险现象(简称险象)。  

四、实验内容

1、分析、测试用与非门74LS00组成的半加器的逻辑功能

            

图3-1由与非门组成的半加器电路

(1) 写出图3-1的逻辑表达式

(2) 根据表达式列出真值表,并画出卡诺图判断能否简化

(3) 根据图3-1,A、B两输入接至逻辑开关的输出插口。S、C分别接至逻辑电平显示输入插口。按下表的要求进行逻辑状态的测试,并将结果填入表中,同时与上面真值表进行比较,两者是否一致。

  

2、分析、测试用异或门74LS86和与非门74LS00组成的半加器逻辑电路。

                    

图3-2半加器电路                     

根据半加器的逻辑表达式可知,半加器和S是A、B的异或,而进位C是A、B的相与,故半加器可用一个集成异或门和二个与非门组成,如图3-2所示。测试方法同1.(3)项,将测试结果填入自拟表格中,并验证逻辑功能。

五、实验预习要求

1、  学习组合逻辑电路的分析方法。

2、  学习用与非门和异或门等构成半/全加器的工作原理。

3、  学习用指定逻辑门电路构成组合逻辑电路的方法。

六、实验报告

1、整理实验数据、图表,并对实验结果进行分析讨论。

2、总结组合电路的分析与测试方法。

相关推荐