实验一   1位半加器

一、   实验目的 

熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，并掌握其设计方法和软件的应用

二、   实验原理：

1位半加器可以由与、或、非等基本门构成，如下图所示。

半加器的真值表中两个输入是加数A和B，输出有一个是C，另一个是D。

三、   实验内容

按半加器的原理图完成输入、编译，然后进行仿真。

四、   步骤

1、        项目的新建

2、        半加器的原理图设计

3、        编译

4、        仿真

仿真要设置仿真结束时间，波形编辑器默认的仿真结束时间为1µS，根据仿真需要，可以自由设置仿真的结束时间。选择QUARTUSII软件的Edit>End Time命令，弹出线路束时间对话框，在Time框办输入仿真结束时间，点击OK按钮完成设置。

5、仿真结果

五、实验心得

通过本次实验，我进一步熟悉了QuartusII5.0 软件的使用，并进一步学习了一些对基本时序电路器件进行描述和仿真，还复习了数字电路中的一些基本知识，相信对于以后本课程的学习及实验会有很大的好处。

 

第二篇：半加器和全加器